進(jìn)行EPLD輸入引腳未采取任何濾波措施
發(fā)布時(shí)間:2017/6/24 19:01:29 訪問次數(shù):360
【處理措施】
ⅩR田復(fù)位控制信號(hào)線從RPtl板→背板→ⅤPU板,布線很長,而它在進(jìn)行EPLD輸入引腳未采取任何濾波措施。 T1-1-KK81在EPLD芯片的ⅩRST信號(hào)輸人引腳處對(duì)ⅤPU板的工作地并接0.01uF的旁路電容,然后對(duì)機(jī)框進(jìn)行±8kⅤ接觸放電測(cè)試,ⅤPU板不再出現(xiàn)復(fù)位現(xiàn)象。
【思考與啟示】
(1)在設(shè)計(jì)復(fù)位電路時(shí),應(yīng)考慮對(duì)復(fù)位電路進(jìn)行保護(hù),在復(fù)位信號(hào)輸人引腳上并聯(lián)旁路電容,容值推薦為0.01uF。
(2)復(fù)位信號(hào)是敏感信號(hào)線,PCB設(shè)計(jì)時(shí)應(yīng)盡量減小敏感信號(hào)線的長度。
(3)進(jìn)行ESD問題定位對(duì)策時(shí),由于放電過程示波器探頭會(huì)拾取ESD放電的強(qiáng)輻射干擾,使得難以用示波器分清是否是信號(hào)線的干擾信號(hào),可考慮用修改電路邏輯的方法進(jìn)行分析定位。
【處理措施】
ⅩR田復(fù)位控制信號(hào)線從RPtl板→背板→ⅤPU板,布線很長,而它在進(jìn)行EPLD輸入引腳未采取任何濾波措施。 T1-1-KK81在EPLD芯片的ⅩRST信號(hào)輸人引腳處對(duì)ⅤPU板的工作地并接0.01uF的旁路電容,然后對(duì)機(jī)框進(jìn)行±8kⅤ接觸放電測(cè)試,ⅤPU板不再出現(xiàn)復(fù)位現(xiàn)象。
【思考與啟示】
(1)在設(shè)計(jì)復(fù)位電路時(shí),應(yīng)考慮對(duì)復(fù)位電路進(jìn)行保護(hù),在復(fù)位信號(hào)輸人引腳上并聯(lián)旁路電容,容值推薦為0.01uF。
(2)復(fù)位信號(hào)是敏感信號(hào)線,PCB設(shè)計(jì)時(shí)應(yīng)盡量減小敏感信號(hào)線的長度。
(3)進(jìn)行ESD問題定位對(duì)策時(shí),由于放電過程示波器探頭會(huì)拾取ESD放電的強(qiáng)輻射干擾,使得難以用示波器分清是否是信號(hào)線的干擾信號(hào),可考慮用修改電路邏輯的方法進(jìn)行分析定位。
熱門點(diǎn)擊
- 在485信號(hào)線上串聯(lián)共模電感
- 光刻掩模板的制造
- 共模電感兩邊的“地”如何處理
- 涂膠
- 干法刻蝕
- 電阻真空鍍鋁
- 埋層的制備
- 光刻是微電子工藝中最重要的單項(xiàng)工藝之一
- 電磁場(chǎng)是電場(chǎng)與磁場(chǎng)交替進(jìn)行傳播的電磁波
- 時(shí)域與頻域
推薦技術(shù)資料
- 驅(qū)動(dòng)板的原理分析
- 先來看看原理圖。圖8所示為底板及其驅(qū)動(dòng)示意圖,F(xiàn)M08... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究