在14nm節(jié)點(diǎn),由于FinFET鰭的寬度只有5nm左右,溝道寬度的變化可能會(huì)導(dǎo)致不良的V1以及驅(qū)動(dòng)電流的變化等。OB3330CPA采用全包圍柵(Gate―Al⒈Around Rcctangular,GAAR)器件結(jié)構(gòu)是FinFET器件的自然延伸Ll d5]。在這種結(jié)構(gòu)中,柵極結(jié)構(gòu)將鰭形溝道全部包裹起來(lái),進(jìn)一步改善了器件對(duì)短溝道效應(yīng)的控制。然而由于I藝的限制,這些GAAR型器件的溝道多為長(zhǎng)方體形狀,不可避免的銳角效應(yīng)使得矩形溝道截面中的電場(chǎng)仍然不均勻。更進(jìn)一步的是采用圓柱體全包圍柵(Gat∈Al⒈Around Cylindlical,GAAC)器件結(jié)構(gòu)[16~Dl。在這種結(jié)構(gòu)中,柵極結(jié)構(gòu)將圓柱體溝道全部包裹起水,克服了銳角效應(yīng),進(jìn)一步改善了器件對(duì)短溝道效應(yīng)的控制。由于具各近乎完美的靜電完整性,圓柱體全包圍柵器件備受關(guān)注。圖1.10給出CMC)S器件由二維平面結(jié)構(gòu)向三維非平面結(jié)構(gòu)的演進(jìn)[12汛Ⅱ~0~l。

   ⒛11年初,Intel公司在其22nmェ藝技術(shù)節(jié)點(diǎn)上首次推出了商品化的FinFET產(chǎn)品IvrBridgc[22Γ。其器件結(jié)構(gòu)與早期Hisamoto的Delta FET及其相似,如圖1.10所示,只是省略了局域化襯底絕緣隔離I藝,依舊采用阱隔離技術(shù)將溝道與體硅襯底隔離開來(lái)。環(huán)柵納米線器件因其更優(yōu)異的靜電完整性和彈道輸運(yùn)特性,有望取代FinFET并應(yīng)用在10nm以下節(jié)點(diǎn)。但由于PN結(jié)漏電問(wèn)題,也將面臨一些挑戰(zhàn)。