應(yīng)將高速元器件放在板的中心位置
發(fā)布時(shí)間:2017/10/16 20:56:15 訪問次數(shù):290
在插卡式PCB布置高速、中速和低速邏輯電路時(shí),若所有的信號(hào)均要通過插槽與總線連接,RCLAMP0504PATCT應(yīng)按照的方式排列元器件。高速元器件(快邏輯、時(shí)鐘振蕩器等)應(yīng)安放在緊靠邊緣連接器范圍內(nèi),而低速邏輯和存儲(chǔ)器應(yīng)安放在遠(yuǎn)離連接器范圍內(nèi),這樣可使得高速走線保持最短,并對(duì)減小共阻抗耦合、輻射和騷擾都是有利的。
對(duì)單板型PCB布置高速、中速和低速邏輯電路時(shí),應(yīng)將高速元器件放在板的中心位置,圍繞高速元器件布置中速元器件,最外圍布置低速元器件,這樣可使得高速走線保持最短。
PCB導(dǎo)線的阻抗不連續(xù)性
高速PCB中的高速信號(hào)線及地線的走線阻抗不連續(xù)處會(huì)產(chǎn)生高速信號(hào)的反射和駐波,使得信號(hào)傳輸劣化,可采取以下措施避免其阻抗不連續(xù)性。
(1)PCB走線寬度不要突變,以防止因此產(chǎn)生走線阻抗突變。
(2)PCB走線不要突然拐角,否則會(huì)使拐角處的磁偶力矩增加和拐點(diǎn)處的傳輸阻抗不連續(xù)。
在插卡式PCB布置高速、中速和低速邏輯電路時(shí),若所有的信號(hào)均要通過插槽與總線連接,RCLAMP0504PATCT應(yīng)按照的方式排列元器件。高速元器件(快邏輯、時(shí)鐘振蕩器等)應(yīng)安放在緊靠邊緣連接器范圍內(nèi),而低速邏輯和存儲(chǔ)器應(yīng)安放在遠(yuǎn)離連接器范圍內(nèi),這樣可使得高速走線保持最短,并對(duì)減小共阻抗耦合、輻射和騷擾都是有利的。
對(duì)單板型PCB布置高速、中速和低速邏輯電路時(shí),應(yīng)將高速元器件放在板的中心位置,圍繞高速元器件布置中速元器件,最外圍布置低速元器件,這樣可使得高速走線保持最短。
PCB導(dǎo)線的阻抗不連續(xù)性
高速PCB中的高速信號(hào)線及地線的走線阻抗不連續(xù)處會(huì)產(chǎn)生高速信號(hào)的反射和駐波,使得信號(hào)傳輸劣化,可采取以下措施避免其阻抗不連續(xù)性。
(1)PCB走線寬度不要突變,以防止因此產(chǎn)生走線阻抗突變。
(2)PCB走線不要突然拐角,否則會(huì)使拐角處的磁偶力矩增加和拐點(diǎn)處的傳輸阻抗不連續(xù)。
熱門點(diǎn)擊
- CVD是用來制備二氧化硅介質(zhì)薄膜的主要工藝方
- 電子產(chǎn)品裝配過程中常用的圖紙有哪些?
- 載流子遷移率提高技術(shù)
- 薄層金屬沉積需要良好的臺(tái)階覆蓋性
- 天線距離地平面的高度應(yīng)在規(guī)定的范圍內(nèi)變化
- 電流返回的最低阻抗通道并非是最短路徑高
- HDP-CⅤD常見反應(yīng)
- 為避免高頻信號(hào)通過PCB走線時(shí)產(chǎn)生電磁輻射
- 高密度等離子體化學(xué)氣相沉積工藝
- 信號(hào)的邊沿速率也是越來越快
推薦技術(shù)資料
- 業(yè)余條件下PCM2702
- PGM2702采用SSOP28封裝,引腳小而密,EP3... [詳細(xì)]
- 高性能CMOS模擬四通道SPDT多路復(fù)用器應(yīng)
- 頂級(jí)汽車壓力傳感器信號(hào)調(diào)理芯片 (SSC)
- 通用電源管理集成電路 (PMI
- 2.4Ω低導(dǎo)通電阻
- Arm Cortex-M0+微控制器產(chǎn)品組合
- 硅絕緣體(SOI)工藝8位數(shù)字
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究