高密度等離子體化學(xué)氣相沉積工藝
發(fā)布時間:2017/10/18 21:06:10 訪問次數(shù):1310
在HDP CVD工藝問世之前,大多數(shù) NCP5661DT33RKG芯片廠普遍采用等離子體增強(qiáng)化學(xué)氣相沉積(PE CVD)進(jìn)行絕緣介質(zhì)的填充。這種工藝對于大于0.8um的間隔具有良好的填孔效果,然而對于小于0.8um的間隔,用P:CVD工藝一步填充這么高的深寬比(定義為間隙的深度和寬度的比值)的間隔時會在間隔中部產(chǎn)生夾斷(pincl△off)和空穴(見圖4.12)。其他一些傳統(tǒng)CVD工藝,如常壓CVD(APCVD)和亞常壓CVD(SACVD)雖然可以提供對小至0.25um的間隔的無孔填充,但這些缺乏等離子體輔助沉積產(chǎn)生的膜會有低密度和吸潮性等缺點,需要增加P:CVD薄膜對其進(jìn)行保護(hù),或者進(jìn)行后沉積處理(如退火回流等)。這些工序的加人同樣提高了生產(chǎn)成本,增加了整個I藝流程的步驟和復(fù)雜性。
為了同時滿足高深寬比間隙的填充和控制生產(chǎn)成本,誕生了HDP CVD工藝,它的特點在于,可以在同一個反應(yīng)腔中同步地進(jìn)行沉積和物理轟擊(見圖4.13),從而實現(xiàn)絕緣介質(zhì)在溝槽中的bottom up生長。
在HDP CVD工藝問世之前,大多數(shù) NCP5661DT33RKG芯片廠普遍采用等離子體增強(qiáng)化學(xué)氣相沉積(PE CVD)進(jìn)行絕緣介質(zhì)的填充。這種工藝對于大于0.8um的間隔具有良好的填孔效果,然而對于小于0.8um的間隔,用P:CVD工藝一步填充這么高的深寬比(定義為間隙的深度和寬度的比值)的間隔時會在間隔中部產(chǎn)生夾斷(pincl△off)和空穴(見圖4.12)。其他一些傳統(tǒng)CVD工藝,如常壓CVD(APCVD)和亞常壓CVD(SACVD)雖然可以提供對小至0.25um的間隔的無孔填充,但這些缺乏等離子體輔助沉積產(chǎn)生的膜會有低密度和吸潮性等缺點,需要增加P:CVD薄膜對其進(jìn)行保護(hù),或者進(jìn)行后沉積處理(如退火回流等)。這些工序的加人同樣提高了生產(chǎn)成本,增加了整個I藝流程的步驟和復(fù)雜性。
為了同時滿足高深寬比間隙的填充和控制生產(chǎn)成本,誕生了HDP CVD工藝,它的特點在于,可以在同一個反應(yīng)腔中同步地進(jìn)行沉積和物理轟擊(見圖4.13),從而實現(xiàn)絕緣介質(zhì)在溝槽中的bottom up生長。
上一篇:HDP-CVD作用機(jī)理
熱門點擊
- CVD是用來制備二氧化硅介質(zhì)薄膜的主要工藝方
- 電子產(chǎn)品裝配過程中常用的圖紙有哪些?
- 載流子遷移率提高技術(shù)
- 薄層金屬沉積需要良好的臺階覆蓋性
- W plugR制程
- 天線距離地平面的高度應(yīng)在規(guī)定的范圍內(nèi)變化
- 電流返回的最低阻抗通道并非是最短路徑高
- HDP-CⅤD常見反應(yīng)
- 為避免高頻信號通過PCB走線時產(chǎn)生電磁輻射
- 高密度等離子體化學(xué)氣相沉積工藝
推薦技術(shù)資料
- 業(yè)余條件下PCM2702
- PGM2702采用SSOP28封裝,引腳小而密,EP3... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究