在設計PCB布線時,消除磁通量的方法如下。RCLAMP0522T.TCT

   (1)保證多層板具有正確的層疊設置和阻抗控制。

   (2)將時鐘走線走在返回通路接地平面(多層PCB)、接地網(wǎng)格的附近,單面PCB和雙面PCB可以使用接地走線或保護走線與時鐘線并行走線。

   (3)仔細選擇邏輯組仵,盡量減少組件和走線所輻射的射頻頻譜分布量。在滿足要求的情況下,盡量使用信號沿變化率比較慢的裝置。

   (4)通過降低射頻驅動電壓(來自時鐘產(chǎn)生電路,如TL/CMOS)來降低走線的射頻電流。

   (5)降低接地騷擾電壓,此電壓存在于供電和接地平面結構中。

   (6)當必須驅動大電容負載,而所有裝置的引腳電位同時切換時,組件必須具有充足的去耦電路。

   (7)將時鐘和信號走線進行合理布局,以避免發(fā)生阻尼振蕩、電壓過沖或電壓下沖。

   (8)在選定的網(wǎng)格上,使用數(shù)據(jù)線濾波器和共模扼流圈。

   (9)當提供外部I/0連線時,必須正確使用旁路電容對信號線進行濾波。

   (10)為那些會輻射大量共模射頻能量(由組件內部產(chǎn)生)的組件提供一個射頻接地良好的散熱器。