適用于高k柵介質(zhì)和金屬柵的柵最后形戊或置換金屬柵CMOs工藝流程 T010050

   CMOS邏輯產(chǎn)品工藝流程是制造32nm或更早工藝節(jié)點(diǎn)的主導(dǎo)工藝流程。隨著CMOS工藝特征尺寸繼續(xù)按比例縮小到28nm及更小時(shí),需要采用能夠減少柵極漏電流和柵極電阻的高嫉柵介質(zhì)層和金屬柵電極以提高器件速度。這些新功能通過采用柵最后形成或置換金屬柵(Replaccment Meta卜Gate,RMG)工藝成功地合到CMOS制造工藝流程當(dāng)中,它類似于柵先形成的常規(guī)CMOS工藝流程,只是在吖D結(jié)形成后,多晶硅柵極材料被移除并且被沉積的高乃介質(zhì)層和金屬層所取代。以這種方式,可以降低高乃材料的總熱預(yù)算,提高高乃柵介質(zhì)層的可靠性。RMG形成之后,繼續(xù)常規(guī)的流程,如接觸電極,金屬硅化物(接觸區(qū)域內(nèi)形成的)和鎢插栓工藝流程。繼續(xù)完成后段工藝流程,形成第1層銅(M1)(單鑲嵌)和互連(雙鑲嵌)結(jié)構(gòu)。