閑置輸入端處理方法
發(fā)布時(shí)間:2017/10/27 21:47:54 訪問次數(shù):1444
閑置輸入端處理方法:ZHCS1000TA
①懸空,相當(dāng)于邏輯“1”,對(duì)于一般小規(guī)模集成電路的數(shù)據(jù)輸人端,實(shí)驗(yàn)時(shí)允許懸空處理,但易受外界干擾,導(dǎo)致電路的邏輯功能不正常。因此,對(duì)于接有長線的輸人端,中規(guī)模以上的集成電路和使用集成電路較多的復(fù)雜電路,所有控制輸人端必須按邏輯要求接人電路,不允許懸空。
②直接接到電源電壓V(r(也可以串入一只1~10kΩ的同定電阻)或接至某一固定電壓(2,4V(LJ(4.5V)的電源上,或勹輸人端為接地的多余與非門的輸出端相接。
③若前級(jí)驅(qū)動(dòng)能力允許,可以與使用的輸入端并聯(lián)。
輸人端通過電阻接地.電阻值的大小將直接影響電路所處的狀態(tài)。當(dāng)R≤680Ω時(shí),輸入端相當(dāng)于邏輯“0”;當(dāng)R≥4,7kΩ時(shí),輸人端相當(dāng)于邏輯△”。特別需要說明的是:對(duì)于不同系列的器件,要求的電阻阻值有所不同。
(5)輸出端不允許并聯(lián)使用(集電極開路門((DC)和二態(tài)輸出門電路(TS)除外),否則不僅會(huì)使電路邏輯功能混亂,并會(huì)導(dǎo)致器件損壞。
(6)輸出端不允許直接接地或直接接+5V電源,否則將損壞器件,有時(shí)為了使后級(jí)電路獲得較高的輸出電平,允許輸出端通過電阻R接至Vc・c,一般取電阻R=3~5.1kΩ。
閑置輸入端處理方法:ZHCS1000TA
①懸空,相當(dāng)于邏輯“1”,對(duì)于一般小規(guī)模集成電路的數(shù)據(jù)輸人端,實(shí)驗(yàn)時(shí)允許懸空處理,但易受外界干擾,導(dǎo)致電路的邏輯功能不正常。因此,對(duì)于接有長線的輸人端,中規(guī)模以上的集成電路和使用集成電路較多的復(fù)雜電路,所有控制輸人端必須按邏輯要求接人電路,不允許懸空。
②直接接到電源電壓V(r(也可以串入一只1~10kΩ的同定電阻)或接至某一固定電壓(2,4V(LJ(4.5V)的電源上,或勹輸人端為接地的多余與非門的輸出端相接。
③若前級(jí)驅(qū)動(dòng)能力允許,可以與使用的輸入端并聯(lián)。
輸人端通過電阻接地.電阻值的大小將直接影響電路所處的狀態(tài)。當(dāng)R≤680Ω時(shí),輸入端相當(dāng)于邏輯“0”;當(dāng)R≥4,7kΩ時(shí),輸人端相當(dāng)于邏輯△”。特別需要說明的是:對(duì)于不同系列的器件,要求的電阻阻值有所不同。
(5)輸出端不允許并聯(lián)使用(集電極開路門((DC)和二態(tài)輸出門電路(TS)除外),否則不僅會(huì)使電路邏輯功能混亂,并會(huì)導(dǎo)致器件損壞。
(6)輸出端不允許直接接地或直接接+5V電源,否則將損壞器件,有時(shí)為了使后級(jí)電路獲得較高的輸出電平,允許輸出端通過電阻R接至Vc・c,一般取電阻R=3~5.1kΩ。
熱門點(diǎn)擊
- 光刻工藝流程
- 相移掩膜版
- 前處理工藝
- 金屬柵極有效功函數(shù)的調(diào)制
- 閑置輸入端處理方法
- 生成合金層的基本條件
- 模擬電路的工作頻率比較低、靈敏度較高
- 氮的加人可以很大程度上提高金屬柵的熱穩(wěn)定性和
- 永磁體和鐵磁體產(chǎn)生的磁場
- 系統(tǒng)圖和框圖的繪制
推薦技術(shù)資料
- 自制智能型ICL7135
- 表頭使ff11CL7135作為ADC,ICL7135是... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究