板內(nèi)地線布局的方式有以下幾種
發(fā)布時間:2017/12/18 20:50:26 訪問次數(shù):544
設(shè)計只由數(shù)字電路組成的印制電路板的地線系統(tǒng)時,將接地線做成閉環(huán)路可以明顯提高抗噪聲能力。 NBB-312印制電路板上有很多集成電路元件,尤其是遇到有耗電多的元件時,因受接地線粗細的限制,會在地線上產(chǎn)生較大的電位差,引起抗噪聲能力下降,若將接地結(jié)構(gòu)成環(huán)路,則會縮小電位差值,提高電子設(shè)備的抗噪聲能力。
板內(nèi)地線布局的方式有以下幾種。
①并聯(lián)分路式:一塊板內(nèi)有幾個子電路(或幾級電路)時,各子電路(各級電路)地線分別設(shè)置,并聯(lián)匯集到一點接地,如圖⒋⒈18(a)所示。
②匯流掃:式:該方式適用于高速數(shù)字電路,如圖⒋1-18(c)所示。布設(shè)時板上所有IC芯片的地線與匯流排接通。匯流排由0.3~0.5mm銅箔板鍍銀而成,直流電阻很小,又具有條形對稱傳輸線的低阻抗特性,可以有效減少干擾,提高信號傳輸速度。
③大面積接地:該方式適用于高頻電路,如圖⒋⒈18(d)所示。布設(shè)時板上所有能使用的面積均布設(shè)為地線,采用這種布線方式的元器件一般都采用不規(guī)則排列并按信號流向布設(shè),以求最短的傳輸線和最大的接地面積。
④一字形地線:當(dāng)板內(nèi)電路不復(fù)雜時可采用一字形地線布設(shè),簡單明了,如圖⒋1-18(e)所示。布設(shè)時要注意地線應(yīng)有足夠?qū)挾惹彝患夒娐方拥攸c盡可能靠近,總接地點在最后一級。
設(shè)計只由數(shù)字電路組成的印制電路板的地線系統(tǒng)時,將接地線做成閉環(huán)路可以明顯提高抗噪聲能力。 NBB-312印制電路板上有很多集成電路元件,尤其是遇到有耗電多的元件時,因受接地線粗細的限制,會在地線上產(chǎn)生較大的電位差,引起抗噪聲能力下降,若將接地結(jié)構(gòu)成環(huán)路,則會縮小電位差值,提高電子設(shè)備的抗噪聲能力。
板內(nèi)地線布局的方式有以下幾種。
①并聯(lián)分路式:一塊板內(nèi)有幾個子電路(或幾級電路)時,各子電路(各級電路)地線分別設(shè)置,并聯(lián)匯集到一點接地,如圖⒋⒈18(a)所示。
②匯流掃:式:該方式適用于高速數(shù)字電路,如圖⒋1-18(c)所示。布設(shè)時板上所有IC芯片的地線與匯流排接通。匯流排由0.3~0.5mm銅箔板鍍銀而成,直流電阻很小,又具有條形對稱傳輸線的低阻抗特性,可以有效減少干擾,提高信號傳輸速度。
③大面積接地:該方式適用于高頻電路,如圖⒋⒈18(d)所示。布設(shè)時板上所有能使用的面積均布設(shè)為地線,采用這種布線方式的元器件一般都采用不規(guī)則排列并按信號流向布設(shè),以求最短的傳輸線和最大的接地面積。
④一字形地線:當(dāng)板內(nèi)電路不復(fù)雜時可采用一字形地線布設(shè),簡單明了,如圖⒋1-18(e)所示。布設(shè)時要注意地線應(yīng)有足夠?qū)挾惹彝患夒娐方拥攸c盡可能靠近,總接地點在最后一級。
上一篇:電源線設(shè)計
熱門點擊
- sEM工作原理
- 數(shù)碼表示法
- 印制板的厚度
- 啟發(fā)式方法概述
- 大電流的條件下運行造成快速熔斷器發(fā)熱
- 柵極制程對MOS電性參數(shù)的影響
- 測量儀器的檢定
- 自組裝納米層技術(shù)
- 使用最小二乘法進行線性擬合后得到參數(shù)C與n
- Random缺陷往往和設(shè)備相關(guān)
推薦技術(shù)資料
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究