并串轉(zhuǎn)換的作用是提升數(shù)據(jù)的速率

發(fā)布時(shí)間:2020/8/16 9:23:06 訪問次數(shù):1607

讀數(shù)據(jù)狀態(tài)：開啟FIFO通道，關(guān)閉總線開關(guān)以斷開SDRAM與CPU之間的數(shù)據(jù)連接；在SDRAM控制器的控制下，將SDRAM1/2中的數(shù)據(jù)同時(shí)（并行）讀出；經(jīng)過FIFO的緩沖得到連續(xù)的數(shù)據(jù)流，再經(jīng)32位向16位的并串轉(zhuǎn)換，將數(shù)據(jù)速率提升2倍后，供給DAC進(jìn)行數(shù)-模轉(zhuǎn)換，即可得到所編輯的信號(hào)。

圖1中用兩片SDRAM并行工作，是因單片SDRAM不可能提供300MSPS的數(shù)據(jù)流。實(shí)際使用的器件是K4S641632C-TC60，工作時(shí)鐘為166MHz。FIFO緩存SDRAM的輸出數(shù)據(jù)，將突發(fā)數(shù)據(jù)流轉(zhuǎn)換成連續(xù)數(shù)據(jù)流，使得在SDRAM處于刷新狀態(tài)時(shí)，仍能維持正常的數(shù)據(jù)輸出。實(shí)際使用的器件是兩片并行工作的IDT72V263L6PF，寫入時(shí)鐘為166MHz，讀出時(shí)鐘為150MHz。并串轉(zhuǎn)換的作用是提升數(shù)據(jù)的速率，在DAC器件內(nèi)部完成，筆者采用具有良好動(dòng)態(tài)性能的AD9755AST。CPU及控制接口是一個(gè)基于PC的ISA設(shè)備，可改進(jìn)為PCI設(shè)備；時(shí)鐘電路用來產(chǎn)生166MHz和150MHz的同步時(shí)鐘。下面重點(diǎn)研究SDRAM控制器的設(shè)計(jì)，它是本系統(tǒng)的主要特色之一。

制造商

TXC CORPORATION

制造商零件編號(hào)

9C-8.000MAAJ-T

描述

CRYSTAL 8.0000MHZ 18PF SMD

對(duì)無鉛要求的達(dá)標(biāo)情況無鉛

濕氣敏感性等級(jí) （MSL） 1（無限）

詳細(xì)描述 8MHz-±30ppm-晶體-18pF-HC-49-US

類型 MHz 晶體

頻率 8MHz

頻率穩(wěn)定度 ±30ppm

頻率容差 ±30ppm

負(fù)載電容 18pF

ESR（等效串聯(lián)電阻） 80 Ohms

工作模式基諧

工作溫度 -20°C ~ 70°C

等級(jí) -

安裝類型表面貼裝

封裝/外殼 HC-49/US

大小/尺寸 0.449" 長 x 0.189" 寬（11.40mm x 4.80mm）

高度 - 安裝（最大值） 0.161"（4.10mm）

經(jīng)過以上簡化的狀態(tài)機(jī)。

SDRAM控制器的EPLD實(shí)現(xiàn),為了實(shí)現(xiàn)上述簡化的SDRAM控制功能，采用一片ALTERA公司生產(chǎn)的EPLD器件MAX7256ATC144-6。圖4是任意波形發(fā)生器SDRAM控制流示意圖。由于具體編程要涉及許多細(xì)節(jié)問題，在此不做贅述，其主要功能如下：

通過ISA總線，實(shí)現(xiàn)與CPU的接口，接收波形數(shù)據(jù)和讀命令；

上電自動(dòng)初始化；

生成23位（8M字存儲(chǔ)器空間）的線性地址，并按行列復(fù)用的方式輸出；

生成SDRAM的控制信號(hào)，完成讀、寫和自動(dòng)刷新功能；

控制FIFO，以解決SDRAM刷新和波形長度不是頁長度的倍數(shù)問題。

雖然完全應(yīng)用SDRAM確實(shí)比較復(fù)雜，但只要本著“夠用就行”的原則，對(duì)其功能進(jìn)行合理的簡化，設(shè)計(jì)出具有特殊需求、適用于特定條件的SDRAM控制器是完全可行的。目前，筆者已將基于SDRAM的任意波形發(fā)生器應(yīng)用到多個(gè)研發(fā)項(xiàng)目中。