超高頻端和低頻端同時被激活時，LF_flag為高電平，節(jié)點V1為低電平，V2為高電平，MP1截止，MP2和MP3導通，此時VDU和VDL同時為芯片供電，由于芯片設計成低頻工作優(yōu)先，因此此時的芯片工作在低頻優(yōu)先工作狀態(tài)。

通過開關管MP3使VDU和VDL斷開，避免了低頻端的整流電源與超高頻端的整流電流直接連接在一起，有效地避免了因為低頻端口的低頻天線產(chǎn)生的干擾信號通過電源線流竄到超高頻端而導致超高頻端靈敏度下降的問題。

經(jīng)過電源整合后的電源電壓還有很大的波動，為了防止電壓太高而損壞芯片，需要增加一個起電壓保護作用的泄流電路，當電壓超過設定電壓時就泄放掉部分電荷，使電源電壓降。

基準電壓源、運算放大器AMP1、PMOS晶體管MP6、R1和R2、電容CL構成電壓調節(jié)電路，其工作原理詳見文獻[7-8]。基準電壓源是一個與電源電壓無關的參考源。

輸出電源VDD電壓經(jīng)電阻R1和R2分壓后與基準電壓相比較，通過運算放大器AMP1放大其差值來控制MP6晶體管的柵極電壓，使得輸出電壓VDD與基準電壓源的輸出電壓保持相對穩(wěn)定的狀態(tài)。

雙頻RFID電子標簽芯片電路基于某代工廠 0.18 μm的標準CMOS工藝設計并流片。芯片的電源整合及電壓調節(jié)電路，在500 μs之前電路由超高頻端供電，此時VDU供電電壓為2.2 V，VDD輸出電壓為1.18 V，LF_flag為低電平，VDL為低電壓，雖然VDL上有很大的干擾信號，但由于此時圖5中MP3晶體管處于截止狀態(tài)，VDL與VDU斷開，VDL上的干擾信號對VDU沒有產(chǎn)生影響；在500 μs之后VDL電壓為2.7 V，LF_flag為高電平，此時由低頻端供電或者由低頻端和超高端同時供電，VDU的電壓取兩個輸入電壓的較高者。不管是由低頻端供電還是由超高頻端供電，VDD輸出穩(wěn)定的電壓為整個芯片電路供電。

芯片設有4個PAD,分別是UHF的兩個射頻PAD和LF端的兩個射頻PAD。為了降低兩個頻段相互干擾，把兩個頻段的射頻電路分開，左邊為低頻射頻電路，右邊為超高頻射頻電路和電源管理電路。

超高頻整流電路和低頻整流電路輸出的兩個電源VDU和VDL需要整合成一個電源為芯片供電，并且由于整流電路提供的輸出電壓隨環(huán)境因素變化，它還不能滿足為后續(xù)電路供電的要求，因此還需要一個電壓調節(jié)電路，提供一個較為穩(wěn)定的電壓，作為整個芯片電路的工作電壓。

Pmos晶體管MP3作為電源整合開關，當它截止時，由VDU為芯片供電，當它導通時，把VDL連接到VDU，由VDL為芯片供電。為了防止MP3露電，需要把MP3的襯底連接VDU和VDL兩者中電壓較高的一個，因此MP1和MP2作為MP3的襯底電壓選擇開關，當MP1導通MP2截止時，選擇VDU作為MP3的襯底電壓，反之則選擇VDL作為MP3的襯底電壓。

反相器inv1、MN1、MN2、MP4、MP5作為電平轉換電路，對輸入信號LF_flag進行電平轉換。當超高頻端被激活而低頻端沒有被激活時，LF_flag為低電平，節(jié)點V1為高電平，V2為低電平，MP1導通，MP2和MP3截止，由VDU為芯片供電；

當超高頻端沒有被激活而低頻端被激活時，LF_flag為高電平，節(jié)點V1為低電平，V2為高電平，MP1截止，MP2和MP3導通，由VDL為芯片供電。