瞬態(tài)電流轉(zhuǎn)換器速度有效低通濾波器

發(fā)布時(shí)間:2020/11/14 12:13:56 訪問(wèn)次數(shù):630

滾動(dòng)平均過(guò)采樣技術(shù)使用緩沖區(qū)來(lái)存儲(chǔ)樣本以執(zhí)行平均過(guò)程。滾動(dòng)平均算法選擇緩沖區(qū)中存儲(chǔ)的最新M個(gè)樣本，然后將所得之和除以M。在數(shù)字設(shè)計(jì)中，緩沖區(qū)需要額外的空間來(lái)創(chuàng)建額外的存儲(chǔ)區(qū)。在滾動(dòng)平均過(guò)采樣技術(shù)中，小型ADC的緩沖存儲(chǔ)容量有限，采用先進(jìn)先出(FIFO)算法。

當(dāng)緩沖區(qū)已滿且有新的樣本可用時(shí)，緩沖區(qū)中最早的數(shù)據(jù)會(huì)被丟棄，使用前面的示例采樣數(shù)據(jù)，前八個(gè)采樣結(jié)果填充FIFO緩沖區(qū)(S1至S8)。當(dāng)出現(xiàn)新的樣本數(shù)據(jù)(S9)時(shí)，S1從緩沖區(qū)中移出，S9插入緩沖區(qū)中。此過(guò)程隨著新樣本存儲(chǔ)在緩沖區(qū)中而重復(fù)執(zhí)行。

滾動(dòng)平均過(guò)采樣技術(shù)將最新的M個(gè)樣本相加，并將總和除以M來(lái)計(jì)算平均值。算法將FIFO緩沖區(qū)中的四個(gè)樣本B1至B4(這是最新的四個(gè)樣本)相加，然后除以4。相同的FIFO緩沖位置參與平均，但這些緩沖區(qū)中的內(nèi)容會(huì)改變。在M = 8的情況下，F(xiàn)IFO緩沖區(qū)中的所有樣本都包含在求和運(yùn)算中，然后除以8。

兩種平均技術(shù)在AD7380系列產(chǎn)品中均可使用。每種技術(shù)有其適合的一系列應(yīng)用。不過(guò)，每種技術(shù)有其自己的特點(diǎn)，具體應(yīng)用必須考慮這些特點(diǎn)。正常平均過(guò)采樣技術(shù)有如下特點(diǎn)：

性能更優(yōu)，因?yàn)榇思夹g(shù)對(duì)額外數(shù)據(jù)進(jìn)行采樣以求平均。

ODR較慢，因?yàn)闃颖緮?shù)或OSR增加，使得應(yīng)用可以使用較低的SCLK頻率，從而降低總成本。

信號(hào)帶寬明顯小于轉(zhuǎn)換速率,帶寬限制類似于一個(gè)有效低通濾波器。

SNR與輸入頻率的關(guān)系，過(guò)采樣頻率響應(yīng)

滾動(dòng)平均過(guò)采樣技術(shù)有如下特點(diǎn)：

采樣速率可以變化，由應(yīng)用通過(guò)引腳進(jìn)行控制。

最高4 MSPS的快速采樣速率。

由于緩沖區(qū)限制，參與平均的樣本數(shù)以8為限。

信號(hào)帶寬更寬。

分辨率更高(N)

該瞬態(tài)電流是轉(zhuǎn)換器速度超過(guò)200 MSPS時(shí)，輸出驅(qū)動(dòng)器采用其他技術(shù)的主要原因。

轉(zhuǎn)換器的每一位也都需要CMOS驅(qū)動(dòng)器。如果轉(zhuǎn)換器有14位，就需要14個(gè)CMOS輸出驅(qū)動(dòng)器來(lái)傳輸這些位。一般會(huì)有一個(gè)以上的轉(zhuǎn)換器置于單個(gè)封裝中，常見(jiàn)為八個(gè)。采用CMOS技術(shù)時(shí)，意味著數(shù)據(jù)輸出需要高達(dá)112個(gè)輸出引腳。從封裝角度來(lái)看，這不太可能實(shí)現(xiàn)，而且還會(huì)產(chǎn)生高功耗，并使電路板布局變得更加復(fù)雜。為了解決這些問(wèn)題，我們引入了使用LVDS的接口。

LVDS數(shù)字輸出驅(qū)動(dòng)器與CMOS技術(shù)相比，LVDS具備一些明顯優(yōu)勢(shì)。它可以在低電壓信號(hào)(約350 mV)下工作，并且為差分而非單端。低壓擺幅具有較快的切換時(shí)間，可以減少EMI問(wèn)題。差分這一特性可以帶來(lái)共模抑制的好處。

耦合到信號(hào)的噪聲對(duì)兩個(gè)信號(hào)路徑均為共模，大部分都可被差分接收器消除。