一個(gè)電子系統(tǒng)中有各種不同的地線，如數(shù)字地、邏輯地、系統(tǒng)地、機(jī)殼地等，地線的設(shè)計(jì)原則如下：

正確的單點(diǎn)和多點(diǎn)接地.

在低頻電路中，信號(hào)的工作頻率小于1MHZ，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對(duì)干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號(hào)工作頻率大于10MHZ時(shí)，如果采用一點(diǎn)接地，其地線的長度不應(yīng)超過波長的1/20，否則應(yīng)采用多點(diǎn)接地法。

數(shù)字地與模擬地分開

若線路板上既有邏輯電路又有線性電路，應(yīng)盡量使它們分開。一般數(shù)字電路的抗干擾能力比較強(qiáng)，例如TTL電路的噪聲容限為0.4~0.6V，CMOS電路的噪聲容限為電源電壓的0.3~0.45倍，而模擬電路只要有很小的噪聲就足以使其工作不正常，所以這兩類電路應(yīng)該分開布局布線。

串聯(lián)可調(diào)電阻R到晶體振蕩器的輸出端(MCU芯片的EXTAL);

使用可調(diào)穩(wěn)壓電源按照所測電路板的供電需求給電路板供電，將示波器探頭接在可調(diào)電阻2腳(如圖2，靠近MCU芯片的EXTAL端)測試晶體振蕩器的振蕩波形，調(diào)整可調(diào)電阻R，使晶體振蕩器由起振至停止振蕩;

當(dāng)電路由起振至停止振蕩時(shí)，關(guān)閉可調(diào)穩(wěn)壓電源的輸出，用萬用表測量R值;

計(jì)算晶體振蕩器的負(fù)性阻抗|-R| = R+RL，RL為晶體振蕩器的的負(fù)載阻抗值。

晶體振蕩器的負(fù)性阻抗(-R)至少為晶體振蕩器阻抗的5倍以上，即|-R| 》 5RL

該項(xiàng)測試中，可先行計(jì)算晶體振蕩器的負(fù)載阻抗RL，然后根據(jù)5倍RL的值選擇一個(gè)阻值合適的可調(diào)電阻器;

在測試的過程中，可能會(huì)出現(xiàn)可調(diào)電阻R已經(jīng)調(diào)到最大，并且此時(shí)R》》5RL，但晶體振蕩器仍然沒有停止振蕩，此時(shí)認(rèn)為晶體振蕩器是可以穩(wěn)定振蕩的，若此時(shí)R值大約為n倍的RL，測試記錄中可寫|-R| 》(n+1) RL。

接地線應(yīng)盡量加粗

若接地線用很細(xì)的線條，則接地電位會(huì)隨電流的變化而變化，使抗噪性能降低。因此應(yīng)將地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應(yīng)在2~3mm以上。

接地線構(gòu)成閉環(huán)路

只由數(shù)字電路組成的印制板，其接地電路布成環(huán)路大多能提高抗噪聲能力。因?yàn)榄h(huán)形地線可以減小接地電阻，從而減小接地電位差。

8PCB布線與布局當(dāng)高速、中速和低速數(shù)字電路混用時(shí)，在印制板上要給它們分配不同的布局區(qū)域

9PCB布線與布局對(duì)低電平模擬電路和數(shù)字邏輯電路要盡可能地分離

10PCB布線與布局多層印制板設(shè)計(jì)時(shí)電源平面應(yīng)靠近接地平面，并且安排在接地平面之下。

11PCB布線與布局多層印制板設(shè)計(jì)時(shí)布線層應(yīng)安排與整塊金屬平面相鄰

(素材來源：21IC.如涉版權(quán)請(qǐng)聯(lián)系刪除。特別感謝）

福建芯鴻科技有限公司http://xhkjgs.51dzw.com