觸發(fā)器是一種時鐘控制的記憶元件，觸發(fā)器具有一個控制輸入訊號（CLOCK），CLOCK訊號是觸發(fā)器只在特定時刻才按輸入訊號改變輸出狀態(tài)。若觸發(fā)器只在時鐘由L到H（H到L）的轉換時刻接受輸入，則稱這種觸發(fā)器是上升沿（下降沿）觸發(fā)的。

邊沿D觸發(fā)器也稱為維持-阻塞邊沿D觸發(fā)器。負跳沿觸發(fā)的主從觸發(fā)器工作時，必須在正跳沿前加入輸入信號。如果在CP高電平期間輸入端出現(xiàn)干擾信號，那么就有可能使觸發(fā)器的狀態(tài)出錯。

而邊沿觸發(fā)器允許在CP觸發(fā)沿來到前一瞬間加入輸入信號。這樣，輸入端受干擾的時間大大縮短，受干擾的可能性就降低了。

在這個簡單的示例中，將上限跳閘電平設置為2/3Vcc，將下限跳閘電平設置為1/3Vcc,但是可以通過調整輸入閾值來選擇任意值。結果，可以針對給定的應用定制窗口寬度。

如果使用雙電源，并且將上下跳閘電平設置為±10伏,并且V IN是正弦波形,那么可以將該窗口比較器電路用作正弦波的過零檢測器，這將產生輸出，正弦波每次從正到負或從負到正穿過零伏線時為高或低。

可以通過以下方法進一步檢測電壓電平：將多個不同的運算放大器比較器通過一個公共輸入信號連接在一起，但每個比較器使用一個由現(xiàn)在熟悉的電源分壓器網(wǎng)絡設置的不同基準電壓�？紤]下面的電壓電平檢測器電路。

高清晰度3D建模。激光雷達可以看作是一種更先進的雷達，它的探測范圍最遠可達100米，計算誤差不到兩厘米。因此，它能夠在任何時刻測量數(shù)千個點，從而對周圍環(huán)境進行非常精確的3D描繪。與雷達一樣，激光雷達的效能同樣不受環(huán)境條件的影響。

硬件放大器、采樣保持電路的幅頻和相頻響應沒法做到很完美，那用FPGA進行幅度和相位修正是理想化頻響的正當方法。有的示波器也可以用這種修正來提升或降低示波器的帶寬。

提升示波器帶寬的方法，應用一個高通濾波器(綠色曲線)，提升示波器帶寬(原來硬件帶寬曲線是紅色曲線)到更高數(shù)量級(藍色曲線)。