隨著微電子工藝技術和ic設計技術的不斷提高，整個系統(tǒng)都可集成在一個芯片上，而且系統(tǒng)芯片的復雜性越來越高。為了提高效率，復用以前的設計模塊已經(jīng)成為系統(tǒng)世馘 （soc）設計的必上之路。soc的實現(xiàn)基本上有兩種方法，一種是用asic芯片實現(xiàn)，另一種是fpga或pld芯片實現(xiàn)。后一種實現(xiàn)也稱為sopc實現(xiàn)。sopc技術是美國altera公司于2000年最早提出的，即用大規(guī)模可編程器件實現(xiàn)soc的功能。它為soc的實現(xiàn)提供了一種簡單易行而又成本低廉的手段，極大地促進了soc的發(fā)展。本文設計就是采用sopc技術，在一塊fpga芯片上，實現(xiàn)一個水文測報通信系統(tǒng)。該系統(tǒng)是專門為國家防汛指揮系統(tǒng)項目而開發(fā)的實時多任務的前置通信控制機，用于實現(xiàn)水文數(shù)據(jù)的傳輸、處理和存儲。

    國家防汛指揮系統(tǒng)工程啟動之后，對水文測報網(wǎng)絡中的通信控制機性能提出了更加苛刻的要求：更多、更快速的通信端口；更大的存儲容量；更高的可靠性；更強的實時性；更強的可操作性；更便捷的應用程序開發(fā)平臺。為了實現(xiàn)這些要求，以前曾采有傳統(tǒng)的單片機系統(tǒng)完成這項工作，但這些方法存 幾大缺陷：（1）系統(tǒng)占用面積比較大；（2）管腳的數(shù)量比較多，因而電路板問題引導發(fā)故障較多；（3）電路板信號傳送之間存在干擾，系統(tǒng)運行速度難以達到要求。針對這些問題，本文采用soc設計方式，進行軟硬件協(xié)同設計，把整個可復用的內(nèi)核如8051ip核、usb ip核、uart ip核等集成在一塊fpga芯片上，用wishbone總線構成一個完整的片上通信系統(tǒng)。實驗結果證明：該系統(tǒng)所占用的面積縮小為原來的四分之一，管腳數(shù)量減少了三分之一，系統(tǒng)運行的速度也提高了。usb ip核的速度可以達到60mhz，完全滿足設計要求。

    1 系統(tǒng)實現(xiàn)方案

    1．1 系統(tǒng)結構說明

    本設計采用altera-p.htm" target="_blank" title="altera貨源和pdf資料">altera公司的開發(fā)平臺，即在一塊altera-p.htm" target="_blank" title="altera貨源和pdf資料">altera公司的cyclone系列fpga芯片上構建sopc系統(tǒng)。芯片內(nèi)部ip核的結構示意圖如圖1所示。

    圖中，系統(tǒng)核心8051 ip核采用的是第三方的圖件，遵守gpl協(xié)議的公開源代碼，指令體系與標準的8051兼容，全同步設計，并且通過修改包含了測試器接口；源代碼由vhdl語言寫成，擁有良好的注釋及可擴展性。其它ip核如uart ip核、i2c ip核、usb ip核等都是自行設計的；圖中總線采用的是wishbone片上總線。

    1．2 系統(tǒng)功能的實現(xiàn)

    系統(tǒng)的主要功能是數(shù)據(jù)傳輸。從圖1所示的結構圖可見，內(nèi)部數(shù)據(jù)傳輸采用的是總線結構，所有的設備都是通過總線進行數(shù)據(jù)傳送的，因此設計的核心是總線數(shù)據(jù)傳輸。本文設計采用的是silicore公司的wishbone片上總線標準。片上總線（on-chip bus,ocb）是實現(xiàn)soc中ip核連接最常見的技術手段，它以總線方式實現(xiàn)ip核之間的數(shù)據(jù)通信。與板上總線不同，片上總線不用驅動底板上的信號和連接器，使用更簡單，速度更快。wishbone是一種主/從結構的總線，所有的ip核掛接在wishbone總線上，其規(guī)范是一種片上系統(tǒng)ip核互連體系結構。本系統(tǒng)選取8051 ip核為主，其它ip核為從，主/從ip核通過握手信號使數(shù)據(jù)在wishbone總線上進行交換。

    下面詳細說明wishbone總線功能的實現(xiàn)。wishbone主設備核（8051 ip）與wishbone從設備核（usb ip核、uart ip核、i2c ic核等）端口信號連接圖如圖2所示；主設備核讀取從設備核數(shù)據(jù)的時序示決圖如圖3所示。寫操作時序與之類似。

    wishbone連線示意圖中只畫出一個主設備核和一個從設備核，實現(xiàn)情況可掛接多個主設備和從設備。本文采用了一主多從的結構，即一個主設備核（8051 ip核）控制總線，與多個從設備核（uart ip核、usb ip核等）進行數(shù)據(jù)傳輸。wishbone總線連接線可分為：同步信號線clk-i；設備地址線adr；主ip核到從ip核的數(shù)據(jù)輸出線dat_o，從ip核到主ip核的數(shù)據(jù)輸入線dat_i；控制線sel、stb、cyc、ack；附加線tagn（用戶可以自行定義，本文定義了定信號線we）。

    wishbone的數(shù)據(jù)傳輸由主設備控制，采用握手信號stb-o和ack-i控制傳輸過程，如圖4所示。

    傳輸過程的握手信號 hspace=0 src="http: