來源：微計(jì)算機(jī)信息 作者：石偉 宋躍 李琳

    1 引言

    直接數(shù)字頻率合成器（dds）技術(shù)，具有頻率切換速度快，很容易提高頻率分辨率、對硬件要求低、可編程全數(shù)字化便于單片集成、有利于降低成本、提高可靠性并便于生產(chǎn)等優(yōu)點(diǎn)。目前各大芯片制造廠商都相繼推出采用先進(jìn)cmos工藝生產(chǎn)的高性能和多功能的dds芯片，專用dds芯片采用了特定工藝，內(nèi)部數(shù)字信號抖動很小，輸出信號的質(zhì)量高。然而在某些場合，由于專用的dds芯片的控制方式是固定的，故在工作方式、頻率控制等方面與系統(tǒng)的要求差距很大，這時如果用高性能的fpga器件設(shè)計(jì)符合自己需要的dds電路就是一個很好的解決方法，它的可重配置性結(jié)構(gòu)能方便的實(shí)現(xiàn)各種復(fù)雜的調(diào)制功能，具有很好的實(shí)用性和靈活性。

    ２dds調(diào)頻信號發(fā)生器框圖設(shè)計(jì)

    3 dds調(diào)制信號發(fā)生器fpga電路設(shè)計(jì)

    圖2給出了dds調(diào)制信號發(fā)生器核心單元的fpga電路設(shè)計(jì)圖。其設(shè)計(jì)方案采用altera公司的cyclone系列ep1c6t144c6芯片，加法器為12位，調(diào)制信號波形存儲器為4096×12bit，載波信號波形存儲器為4096×12bit，系統(tǒng)時鐘為80mhz；設(shè)計(jì)性能參數(shù)：載波頻率可達(dá)10mhz（為確保波形不失真，一周期至少取8點(diǎn)），調(diào)制頻率范圍0~100k，調(diào)頻深度0~10。外部電路輸入有調(diào)制信號頻率控制字kh[11..0]，載波信號頻率控制字kc[11..0]，頻偏控制字kx[11..0]，調(diào)制信號系統(tǒng)時鐘tzclk，載波信號系統(tǒng)時鐘zbclk。kh[11..0]經(jīng)累加器a輸出累加相位adda[11..0]作為調(diào)制信號查找表的地址，波形數(shù)據(jù)qa[11..0]和kx[11..0]和kc[11..0]經(jīng)過數(shù)值變換后輸出調(diào)頻控制字k[11..0]。k[11..0]經(jīng)累加器b輸出累加相位addb[11..0]作為調(diào)頻信號查找表的地址，波形數(shù)據(jù)qb[11..0]經(jīng)外部dac轉(zhuǎn)換和低通濾波得到調(diào)頻信號波形。其中，在兩個累加器后相連的dff緩沖器有助于消除毛刺的影響，進(jìn)一步確保系統(tǒng)的穩(wěn)定性和可靠性。

    4仿真及實(shí)驗(yàn)

    取載波系統(tǒng)時標(biāo)頻率1mhz，調(diào)制信號系統(tǒng)時標(biāo)頻率100khz，相位累加器位數(shù)8位，兩個波形存儲器地址位數(shù)和數(shù)據(jù)位數(shù)都為8位。用quertus ⅱ 3.0 仿真，見圖3；用matlab 6.5仿真見圖4；用aedk-eda實(shí)驗(yàn)箱下載（其fpag芯片為epf10k10tc144-4），d/a轉(zhuǎn)換及單極性輸出電路用isppac20芯片實(shí)現(xiàn)，通過tektronix tds3054b示波器觀察波形，結(jié)果見圖５。其中d/a位數(shù)為8，測量范圍-4-+4v，載波信號峰值1．414v，由圖4和圖5頻率調(diào)制解調(diào)波形數(shù)據(jù)可得載波頻率為14.2khz，誤差-3．06％；調(diào)制頻偏為480hz,誤差-1．69％；調(diào)制度為m＝10．21％，誤差2．1％,調(diào)制頻率為4.82khz，誤差-1．23％。從實(shí)驗(yàn)結(jié)果可以看出本文提供的設(shè)計(jì)理論及設(shè)計(jì)電路的不但正確、可行，并具有良好的性能參數(shù)。所有設(shè)計(jì)、仿真及實(shí)驗(yàn)結(jié)果的一致，為dds調(diào)頻信號發(fā)生器fpga實(shí)現(xiàn)提供了優(yōu)良的設(shè)計(jì)方案。

    圖3 dds調(diào)頻波仿真圖（quertus ii）

    圖4 dds調(diào)頻波仿真圖（matlab） 　 　 圖5 dds調(diào)頻波實(shí)驗(yàn)結(jié)果圖 　

    5 總結(jié)

    用fpga實(shí)現(xiàn)dds調(diào)頻信號電路較采用專用dds芯片更為靈活，只要改變fpga中rom內(nèi)的數(shù)據(jù)和控制參數(shù)，dds就可以產(chǎn)生任意調(diào)制波形，且分辨率高，具有相當(dāng)大的靈活性。相比之下，dds的功能完全取決于設(shè)計(jì)需求，可以復(fù)雜也可以簡單，而且fpga芯片還支持在系統(tǒng)現(xiàn)場升級。另外，將dds設(shè)計(jì)嵌入到fpga芯片所構(gòu)成的系統(tǒng)中，其系統(tǒng)成本并不會增加多少，而購買專用芯片的價格則是前者的很多倍。所以采用fpga來設(shè)計(jì)dds系統(tǒng)具有很高的性價比。