摘 要：依據(jù)x射線安檢設(shè)備各部分工作原理及控制要求，本文采用fpga和以太網(wǎng)技術(shù)設(shè)計了基于fpga的x射線安檢設(shè)備控制器。本文以xilinx公司的ise為開發(fā)平臺，在modelsim中仿真了控制器各個模塊的功能，得到了符合控制器要求的波形。

　　關(guān)鍵詞：fpga;x射線線性陣列探測卡;cs8900a;tcp/ip

　　引言

　　x射線安檢設(shè)備廣泛應(yīng)用于機場、車站、海關(guān)、港口、倉庫等地。近年來由于犯罪分子大量使用先進的偽裝技術(shù)，使傳統(tǒng)的安檢設(shè)備顯得力不從心。針對上述情況，本文設(shè)計了基于fpga的x射線安檢設(shè)備控制器，該控制器通過加載thin tcp/ip接入以太網(wǎng)，使得多臺pc共同對可疑物品的圖像數(shù)據(jù)進行分析，進而提高鑒別精度。

　　工作原理及控制要求

　　x射線安檢設(shè)備主要由x射線源、傳送裝置、控制器、x射線線性陣列探測卡、以太網(wǎng)控制器(cs8900a)、屏蔽輻射所需的機械裝置、裝有該設(shè)備配套軟件的pc等組成，x射線安檢設(shè)備原理如圖1所示。

　　圖1中，當(dāng)控制器產(chǎn)生x射線觸發(fā)信號時，x射線源發(fā)出圓錐形x射線束，該射線束經(jīng)準(zhǔn)直器后變?yōu)樯刃纹矫嫔渚�束。射線束穿過傳送帶上待檢測物，x 射線部分能量被吸收，最后轟擊x射線線性陣列探測卡上的晶體管。被檢測物體以某一速度相對于探測卡和x射線源移動時，探測卡逐行采集經(jīng)過物體的射線，晶體 -光電二極管將x射線轉(zhuǎn)換成一個正比于所吸收的x射線流量和能量的電流信號，經(jīng)放大和積分后，得到一個正比于積分電流乘積分時間的電壓，再經(jīng)a/d轉(zhuǎn)換后送往圖像數(shù)據(jù)處理單元。

圖1 x射線安檢設(shè)備原理示意圖

　　cs8900a工作原理

　　cs8900a是一個集成了isa總線接口的10base-t以太網(wǎng)控制器。發(fā)送數(shù)據(jù)時，可以采用中斷模式和查詢方式。如果采用中斷模式發(fā)送數(shù)據(jù)幀，在收到主機發(fā)來的命令后檢測內(nèi)部空間，若空間足夠大，芯片通知主機傳送數(shù)據(jù)，主機接到通知后發(fā)送數(shù)據(jù)包。發(fā)送過程中由cs8900a自動為要發(fā)送的數(shù)據(jù)幀添加前導(dǎo)符、定界符、crc校驗碼等。若相應(yīng)的寄存器已被設(shè)置，還會引發(fā)發(fā)送成功中斷。如果采用查詢方式發(fā)送數(shù)據(jù)，則主機對相應(yīng)的寄存器進行查詢，若可以發(fā)送，cs8900a將數(shù)據(jù)幀加幀頭，生成校驗碼，最后發(fā)送至以太網(wǎng)中。

　　接收時，cs8900a將自動地從網(wǎng)絡(luò)中讀取數(shù)據(jù)包，在經(jīng)過解碼、去掉幀頭和地址檢驗等步驟后，將數(shù)據(jù)幀在片內(nèi)進行緩存。在crc校驗通過后， cs8900a會根據(jù)初始化配置情況，通知主機收到了數(shù)據(jù)幀。最后選擇i/o模式、memory模式、dma模式中的一種，將數(shù)據(jù)傳送到主機的存儲區(qū)中。本設(shè)計選用i/o模式對數(shù)據(jù)進行讀取。

　　fpga控制器工作原理

　　系統(tǒng)上電后，fpga控制器初始化x射線源、cs8900a、x射線線性陣列探測卡等。由于fpga內(nèi)部邏輯是并發(fā)機制，所以以下進程是并發(fā)的：接收到檢測信號后觸發(fā)x射線源、x射線線性陣列探測卡，當(dāng)接收到adc的eoc端信號后進行圖像數(shù)據(jù)的接收、處理、發(fā)送;接收到cs8900a中斷信號后進行數(shù)據(jù)解析，根據(jù)解析的數(shù)據(jù)進行參數(shù)設(shè)置、控制傳送帶的運行狀態(tài)、報警等相應(yīng)操作。工作流程如圖2所示。

圖2 x射線安檢設(shè)備控制器工作流程圖

　　控制要求

　　系統(tǒng)需要完成初始化、圖像數(shù)據(jù)采集、控制傳送帶運行狀態(tài)、報警等。fpga控制器通過以太網(wǎng)網(wǎng)卡接收pc發(fā)來的參數(shù)數(shù)據(jù)對整個系統(tǒng)控制調(diào)節(jié)。

　　控制器設(shè)計

　　根據(jù)控制要求，控制器主要實現(xiàn)解析ip分組、數(shù)據(jù)處理、產(chǎn)生控制信號、生成ip分組等任務(wù)。解析ip分組實際上是對tcp/ip協(xié)議的解析;生成ip分組就是進行數(shù)據(jù)的封裝。本文是基于fpga芯片設(shè)計的控制器，所以，解析ip分組、數(shù)據(jù)處理、產(chǎn)生控制信號、生成ip分組都是以邏輯電路形式出現(xiàn)在fpga中。

　　fpga控制器中tcp/ip協(xié)議的裁剪方案

　　隨著互聯(lián)網(wǎng)應(yīng)用的迅猛發(fā)展，tcp/ip協(xié)議已成為嵌入式互聯(lián)網(wǎng)的主體構(gòu)架。tcp/ip協(xié)議通常被認(rèn)為是一個四層體系結(jié)構(gòu)，包括鏈路層、網(wǎng)絡(luò)層、傳輸層和應(yīng)用層。在本設(shè)計中，根據(jù)控制器的具體要求，對tcp協(xié)議進行了適當(dāng)?shù)牟眉�，僅實現(xiàn)了四個協(xié)議：arp(地址解析)、ip(網(wǎng)絡(luò)協(xié)議)、 icmp(控制報文協(xié)議)、tcp。

　　tcp是一種面向連接的協(xié)議，它能提供高可靠性服務(wù)。通過使用序列號和確認(rèn)信息，tcp協(xié)議能夠向發(fā)送方提供到達(dá)接收方的數(shù)據(jù)包的傳送信息，從而實現(xiàn)端對端的通信，為了保障圖像數(shù)據(jù)的可靠性，本控制器采用該協(xié)議。

　　fpga控制器片內(nèi)邏輯設(shè)計

　　本文采用vhdl分模塊設(shè)計了基于fpga的安檢設(shè)備控制器。fpga片內(nèi)邏輯設(shè)計框圖如圖3所示。

圖3 fpga片內(nèi)邏輯設(shè)計框圖

　　數(shù)據(jù)接收模塊、數(shù)據(jù)解析模塊

　　圖3中，數(shù)據(jù)接收模塊實現(xiàn)cs8900a與fpga內(nèi)數(shù)據(jù)解析模塊的鏈接。當(dāng)控制模塊產(chǎn)生