基于FPGA的電渦流緩速器控制系統(tǒng)
發(fā)布時(shí)間:2008/5/28 0:00:00 訪問(wèn)次數(shù):612
關(guān)鍵詞:電渦流緩速器;fpga;狀態(tài)機(jī);模糊控制
引言
電渦流緩速器的工作原理基于電磁感應(yīng)理論。作為一種輔助制動(dòng)裝置,其減少了主制動(dòng)裝置的機(jī)械摩擦,既提高了壽命,又提高了車輛行駛的安全性、經(jīng)濟(jì)性和舒適性,越來(lái)越受到汽車制造廠家的青睞。但是,由于汽車領(lǐng)域?qū)?shí)時(shí)性要求較高,且模糊控制算法涉及到頻繁的多字節(jié)數(shù)據(jù)的乘除運(yùn)算,而fpga在實(shí)現(xiàn)算法方面具有巨大的優(yōu)勢(shì),因此本文將基于fpga進(jìn)行設(shè)計(jì)。另外,本文結(jié)合基于fpga的32位精簡(jiǎn)指令軟核nios編程,能很好地解決實(shí)時(shí)性與控制靈活性之間的矛盾。
節(jié)能型電渦流緩速器
目前大部分電渦流緩速器利用蓄電池或自帶發(fā)電機(jī)來(lái)產(chǎn)生勵(lì)磁電流,這兩種方法在緩速時(shí)都不能最優(yōu)化地將車輛所具有的動(dòng)能轉(zhuǎn)化為剎車能量。
本系統(tǒng)根據(jù)電渦流緩速器制動(dòng)力矩的大小對(duì)自發(fā)電機(jī)和蓄電池進(jìn)行調(diào)度,電渦流緩速器制動(dòng)力矩公式如下:
這里,lg為氣隙間距; d為鐵心直徑;r1為勵(lì)磁線圈中心點(diǎn)的半徑;np為磁極對(duì)數(shù); n為勵(lì)磁線圈繞組匝數(shù);i為勵(lì)磁線圈繞組電流;r為轉(zhuǎn)子盤電阻率;mr為轉(zhuǎn)子盤相對(duì)磁導(dǎo)率;w為轉(zhuǎn)子角速度。
當(dāng)車速較大時(shí),自發(fā)電機(jī)在一定電壓下的輸出電流大于i,將一部分電能用于制動(dòng),剩下的電能儲(chǔ)存到蓄電池;當(dāng)車速較慢時(shí),自發(fā)電機(jī)在一定電壓下的輸出電流小于i,則從蓄電池輸出電流到繞組線圈產(chǎn)生勵(lì)磁電流,從而最大限度地利用能源。
基于fpga的電渦流緩速器控制系統(tǒng)
為了提升系統(tǒng)可靠性和靈活性,本控制器根據(jù)功能需求進(jìn)行模塊化設(shè)計(jì),主要包括adc0809控制、nios處理器、模糊控制器、電源控制、pwm、lcd顯示等模塊,系統(tǒng)結(jié)構(gòu)如圖1所示。
圖1 電渦流緩速器控制系統(tǒng)結(jié)構(gòu)
系統(tǒng)首先由adc0809控制模塊控制adc進(jìn)行各種信號(hào),如溫度、電壓等信號(hào)的采集,然后通過(guò)avalon總線把數(shù)據(jù)傳輸?shù)侥:刂破、電源控制等模塊。電源控制模塊根據(jù)車速會(huì)對(duì)蓄電池和自發(fā)電機(jī)進(jìn)行能量調(diào)度,實(shí)現(xiàn)最大限度的節(jié)能;模糊控制器模塊根據(jù)恒速、恒流等控制策略,計(jì)算出用于控制 pwm占空比的參數(shù),實(shí)現(xiàn)勵(lì)磁電流的調(diào)節(jié)。
adc0809控制模塊
信號(hào)采集是系統(tǒng)實(shí)現(xiàn)閉環(huán)控制的重要環(huán)節(jié),它的好壞關(guān)系到整個(gè)系統(tǒng)的性能。采用fpga控制adc的方式能有效降低外界干擾對(duì)采樣造成的影響,提高可靠性。另外,利用fpga狀態(tài)機(jī)產(chǎn)生的時(shí)序控制adc時(shí),控制周期短、速度快,能提高整個(gè)系統(tǒng)的實(shí)時(shí)性。
使用狀態(tài)機(jī)控制adc0809芯片采樣,包括時(shí)序控制和數(shù)據(jù)的讀取。首先,狀態(tài)機(jī)輸出兩路信號(hào)先后控制引腳ale和start,一旦start 有效,狀態(tài)信號(hào)eoc即變?yōu)榈碗娖剑硎具M(jìn)入轉(zhuǎn)換狀態(tài),狀態(tài)機(jī)通過(guò)不斷檢測(cè)adc0809引腳eoc的電平來(lái)判斷轉(zhuǎn)換是否結(jié)束。若eoc為高電平表示轉(zhuǎn)換結(jié)束,狀態(tài)機(jī)輸出信號(hào)使引腳oe由低電平變?yōu)楦唠娖剑詈笞x取轉(zhuǎn)換好的數(shù)據(jù),主要verilog代碼如下。
always @ ( eoc ,state )
begin case ( state )
st0 :begin ale <= #1 1'b0; start <= #1 1'b0; oe <= #1 1'b0; state <=#1 st1; end
st1 :begin ale <= #1 1'b1; start <= #1 1'b0; oe <= #1 1'b0; state <=#1 st2; end
st2 :begin ale <= #1 1'b0; start <= #1 1'b1; oe <= #1 1'b0; state <=#1 st3; end
st3 :begin ale <= #1 1'b0; start <= #1 1'b0; oe <= #1 1'b0;
state<=(eoc==1'b1)? #1 st3:st4; end
st4 :begin ale <= #1 1'b0; start <= #1 1'b0; oe <= #1 1'b0;
state<=(eoc==1'b0)? #1 st4:st5; end
st5 :begin ale <= #1 1'b0; start <= #1 1'b0; oe <= #1 1'b1; state <=#1 st6; end
st6 :begin ale <= #1 1'b0; start <= #1 1'b0; oe <= #1 1'b1; state <=#1 st0; end
default : begin ale <= #1 1'b0; start <= #1 1'b0; oe <= #1 1'b0; state <=#1 st0; end
endcase end
模糊控制器模塊
電渦流緩速器是一個(gè)非線性系統(tǒng)、強(qiáng)耦合、模型較復(fù)雜的對(duì)象。由于常規(guī)pid控制不具備在線調(diào)整參數(shù)的功能,所以不適于勵(lì)磁電流與車速呈非線性關(guān)系的系統(tǒng)控制。而模糊理論具有很強(qiáng)的非線性建模能力,能完成復(fù)雜系統(tǒng)的非線性映射功能,將模糊推理機(jī)制引入到測(cè)控系統(tǒng)中,實(shí)現(xiàn)對(duì)電渦流緩速器的最佳控制,以滿足實(shí)際的行車情況,控制器原理圖如圖2所示。
關(guān)鍵詞:電渦流緩速器;fpga;狀態(tài)機(jī);模糊控制
引言
電渦流緩速器的工作原理基于電磁感應(yīng)理論。作為一種輔助制動(dòng)裝置,其減少了主制動(dòng)裝置的機(jī)械摩擦,既提高了壽命,又提高了車輛行駛的安全性、經(jīng)濟(jì)性和舒適性,越來(lái)越受到汽車制造廠家的青睞。但是,由于汽車領(lǐng)域?qū)?shí)時(shí)性要求較高,且模糊控制算法涉及到頻繁的多字節(jié)數(shù)據(jù)的乘除運(yùn)算,而fpga在實(shí)現(xiàn)算法方面具有巨大的優(yōu)勢(shì),因此本文將基于fpga進(jìn)行設(shè)計(jì)。另外,本文結(jié)合基于fpga的32位精簡(jiǎn)指令軟核nios編程,能很好地解決實(shí)時(shí)性與控制靈活性之間的矛盾。
節(jié)能型電渦流緩速器
目前大部分電渦流緩速器利用蓄電池或自帶發(fā)電機(jī)來(lái)產(chǎn)生勵(lì)磁電流,這兩種方法在緩速時(shí)都不能最優(yōu)化地將車輛所具有的動(dòng)能轉(zhuǎn)化為剎車能量。
本系統(tǒng)根據(jù)電渦流緩速器制動(dòng)力矩的大小對(duì)自發(fā)電機(jī)和蓄電池進(jìn)行調(diào)度,電渦流緩速器制動(dòng)力矩公式如下:
這里,lg為氣隙間距; d為鐵心直徑;r1為勵(lì)磁線圈中心點(diǎn)的半徑;np為磁極對(duì)數(shù); n為勵(lì)磁線圈繞組匝數(shù);i為勵(lì)磁線圈繞組電流;r為轉(zhuǎn)子盤電阻率;mr為轉(zhuǎn)子盤相對(duì)磁導(dǎo)率;w為轉(zhuǎn)子角速度。
當(dāng)車速較大時(shí),自發(fā)電機(jī)在一定電壓下的輸出電流大于i,將一部分電能用于制動(dòng),剩下的電能儲(chǔ)存到蓄電池;當(dāng)車速較慢時(shí),自發(fā)電機(jī)在一定電壓下的輸出電流小于i,則從蓄電池輸出電流到繞組線圈產(chǎn)生勵(lì)磁電流,從而最大限度地利用能源。
基于fpga的電渦流緩速器控制系統(tǒng)
為了提升系統(tǒng)可靠性和靈活性,本控制器根據(jù)功能需求進(jìn)行模塊化設(shè)計(jì),主要包括adc0809控制、nios處理器、模糊控制器、電源控制、pwm、lcd顯示等模塊,系統(tǒng)結(jié)構(gòu)如圖1所示。
圖1 電渦流緩速器控制系統(tǒng)結(jié)構(gòu)
系統(tǒng)首先由adc0809控制模塊控制adc進(jìn)行各種信號(hào),如溫度、電壓等信號(hào)的采集,然后通過(guò)avalon總線把數(shù)據(jù)傳輸?shù)侥:刂破、電源控制等模塊。電源控制模塊根據(jù)車速會(huì)對(duì)蓄電池和自發(fā)電機(jī)進(jìn)行能量調(diào)度,實(shí)現(xiàn)最大限度的節(jié)能;模糊控制器模塊根據(jù)恒速、恒流等控制策略,計(jì)算出用于控制 pwm占空比的參數(shù),實(shí)現(xiàn)勵(lì)磁電流的調(diào)節(jié)。
adc0809控制模塊
信號(hào)采集是系統(tǒng)實(shí)現(xiàn)閉環(huán)控制的重要環(huán)節(jié),它的好壞關(guān)系到整個(gè)系統(tǒng)的性能。采用fpga控制adc的方式能有效降低外界干擾對(duì)采樣造成的影響,提高可靠性。另外,利用fpga狀態(tài)機(jī)產(chǎn)生的時(shí)序控制adc時(shí),控制周期短、速度快,能提高整個(gè)系統(tǒng)的實(shí)時(shí)性。
使用狀態(tài)機(jī)控制adc0809芯片采樣,包括時(shí)序控制和數(shù)據(jù)的讀取。首先,狀態(tài)機(jī)輸出兩路信號(hào)先后控制引腳ale和start,一旦start 有效,狀態(tài)信號(hào)eoc即變?yōu)榈碗娖,表示進(jìn)入轉(zhuǎn)換狀態(tài),狀態(tài)機(jī)通過(guò)不斷檢測(cè)adc0809引腳eoc的電平來(lái)判斷轉(zhuǎn)換是否結(jié)束。若eoc為高電平表示轉(zhuǎn)換結(jié)束,狀態(tài)機(jī)輸出信號(hào)使引腳oe由低電平變?yōu)楦唠娖,最后讀取轉(zhuǎn)換好的數(shù)據(jù),主要verilog代碼如下。
always @ ( eoc ,state )
begin case ( state )
st0 :begin ale <= #1 1'b0; start <= #1 1'b0; oe <= #1 1'b0; state <=#1 st1; end
st1 :begin ale <= #1 1'b1; start <= #1 1'b0; oe <= #1 1'b0; state <=#1 st2; end
st2 :begin ale <= #1 1'b0; start <= #1 1'b1; oe <= #1 1'b0; state <=#1 st3; end
st3 :begin ale <= #1 1'b0; start <= #1 1'b0; oe <= #1 1'b0;
state<=(eoc==1'b1)? #1 st3:st4; end
st4 :begin ale <= #1 1'b0; start <= #1 1'b0; oe <= #1 1'b0;
state<=(eoc==1'b0)? #1 st4:st5; end
st5 :begin ale <= #1 1'b0; start <= #1 1'b0; oe <= #1 1'b1; state <=#1 st6; end
st6 :begin ale <= #1 1'b0; start <= #1 1'b0; oe <= #1 1'b1; state <=#1 st0; end
default : begin ale <= #1 1'b0; start <= #1 1'b0; oe <= #1 1'b0; state <=#1 st0; end
endcase end
模糊控制器模塊
電渦流緩速器是一個(gè)非線性系統(tǒng)、強(qiáng)耦合、模型較復(fù)雜的對(duì)象。由于常規(guī)pid控制不具備在線調(diào)整參數(shù)的功能,所以不適于勵(lì)磁電流與車速呈非線性關(guān)系的系統(tǒng)控制。而模糊理論具有很強(qiáng)的非線性建模能力,能完成復(fù)雜系統(tǒng)的非線性映射功能,將模糊推理機(jī)制引入到測(cè)控系統(tǒng)中,實(shí)現(xiàn)對(duì)電渦流緩速器的最佳控制,以滿足實(shí)際的行車情況,控制器原理圖如圖2所示。
熱門點(diǎn)擊
- Xilinx FPGA全局時(shí)鐘和第二全局時(shí)鐘
- 使用C編譯器+ICD2調(diào)試程序需要注意的問(wèn)題
- Altera發(fā)布低成本低功耗CPLD EPM
- 基于VHDL的彩燈控制
- FPGA與DDR3 SDRAM的接口設(shè)計(jì)
- 基于IP模塊的PCI接口設(shè)計(jì)及FPGA實(shí)現(xiàn)
- 基于GCC的嵌入式程序插裝技術(shù)
- 組態(tài)王6.53
- ELD
- EDA技術(shù)在數(shù)字系統(tǒng)設(shè)計(jì)分析中的應(yīng)用
推薦技術(shù)資料
- 聲道前級(jí)設(shè)計(jì)特點(diǎn)
- 與通常的Hi-Fi前級(jí)不同,EP9307-CRZ這臺(tái)分... [詳細(xì)]
- 超低功耗角度位置傳感器參數(shù)技術(shù)
- 四路輸出 DC/DC 降壓電源
- 降壓變換器和升降壓變換器優(yōu)特點(diǎn)
- 業(yè)界首創(chuàng)可在線編程電源模塊 m
- 可編程門陣列 (FPGA)智能 電源解決方案
- 高效先進(jìn)封裝工藝
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究