在PC機(jī)上運(yùn)行cadence
發(fā)布時(shí)間:2008/6/5 0:00:00 訪問次數(shù):1375
他具有該文件內(nèi)容但名字不同的文件,該文件必須有set display 本機(jī)ip:0.0;語句,
同時(shí)應(yīng)將其他雷同設(shè)置封住.可以先從工作站上下載.cshrc文件,然后用notepad修改
顯示設(shè)置相,不可用其他編輯器,否則文本文件格式會不一樣.記住,必須將顯示器設(shè)置
為256色.
版圖設(shè)置: ..../editing technology data for layers->editing layer displayer p8
把display.drf (定義layers在screen 中怎樣顯示的文件,如顏色,線型等)文件copy
到賬號目錄下,在lsw窗口下edit 菜單下load display.drf,然后 set valid layers .....,在談
出窗口選 all valid ....,層次名字在ciw窗口內(nèi)technology file 菜單下edit layer 中改.同
時(shí),在自己的主目錄下應(yīng)該有一些cadence 的配置文件(在目錄cadencex中)
which layoutplus& 命令可以指出版圖軟件的安裝目錄
ciw->options->user references 對應(yīng) .cdsinit startup file
instdir命令指出cadence 的安裝目錄, cd cadence安裝目錄/samples/tutorials/le下的
cell_design拷貝到自己的主目錄,即可使用tutorials的幫助例子.cd ~/cell_design ,
playoutplus&
basic庫 : ground , power, input &output pins等basic symbols
cdsdeftechlib庫 : contains the default technology files
samples庫: a collection of gates and cells
在 create new cellview 對話框中,viewname 定義為layout 后,系統(tǒng)會自動(dòng)選取對應(yīng)的
工具 virtuso
editing technology data for layers -> editing layer displayer p8
layout 中的一些快捷鍵
cds.log文件紀(jì)錄ciw中出現(xiàn)的命令行
工藝庫是通過對弈有的ascii文件(techfile.cds)編譯后產(chǎn)生二進(jìn)制文件(文件
名不可改),也可從已有的工藝庫中載入 ciw:technology file->new
將工藝庫與design或cell,view相連(有一項(xiàng)techlibname屬性)
ciw:technology file->attach to (attach to desing library ,cell,view)
cdslibeditor 可以察看cds.lib(對應(yīng)一個(gè)design)中有關(guān)庫文件的分布,命令行
cdslibeditor&.
用unix text editor創(chuàng)建cds.lib:1.打開一個(gè)文件叫cds.lib 2. 加入define basic(庫名)
$目錄名 3. save
hiereditor& 用來察看design 的各模塊層次關(guān)系(pcb,sch....) expand.cfg
lse:verilog language sensitive editor 用來進(jìn)行edit及語法查錯(cuò)的工具(verilog
xl的工具之一,simvision是verilog-xl的圖形界面)
hdltools->schmetic entry->acess datapath library datablook 羅列了一堆標(biāo)
準(zhǔn)器件的功能(有verilog 描述0.5u 3層布線.與工藝無關(guān)的叫datapath,datapath有自
己的schmetic 和symbol,在schmetic設(shè)計(jì)中add instance 即可用datapath)
hdltools->schmetic entry->checkplus for composer user guide 關(guān)于利用
checkplus和maker(標(biāo)志錯(cuò)誤)來檢查schmetic 的(ic, fpga, asic)設(shè)計(jì)規(guī)則無效
星.checkplus集成在composer中,可以自己定義規(guī)則集(用rule languae)
ciw:tools->checkplus(interactive mode), a sample to test rules:.....
hdltools->schmetic entry->composer:design entry help (詳細(xì)介紹),啟動(dòng)
composer:
icde&:including schmetic editor,symbol editor, plotting
icds&:plus checkplus, simulation, sythesis
icms&:plus mixed signal functionality including analog artist
library 定義:both a logical collection of cells, views, and technology information
and a physical collection of files and directoris that can reside anything in the file/system
啟動(dòng) librarymanager : libmanager&
他具有該文件內(nèi)容但名字不同的文件,該文件必須有set display 本機(jī)ip:0.0;語句,
同時(shí)應(yīng)將其他雷同設(shè)置封住.可以先從工作站上下載.cshrc文件,然后用notepad修改
顯示設(shè)置相,不可用其他編輯器,否則文本文件格式會不一樣.記住,必須將顯示器設(shè)置
為256色.
版圖設(shè)置: ..../editing technology data for layers->editing layer displayer p8
把display.drf (定義layers在screen 中怎樣顯示的文件,如顏色,線型等)文件copy
到賬號目錄下,在lsw窗口下edit 菜單下load display.drf,然后 set valid layers .....,在談
出窗口選 all valid ....,層次名字在ciw窗口內(nèi)technology file 菜單下edit layer 中改.同
時(shí),在自己的主目錄下應(yīng)該有一些cadence 的配置文件(在目錄cadencex中)
which layoutplus& 命令可以指出版圖軟件的安裝目錄
ciw->options->user references 對應(yīng) .cdsinit startup file
instdir命令指出cadence 的安裝目錄, cd cadence安裝目錄/samples/tutorials/le下的
cell_design拷貝到自己的主目錄,即可使用tutorials的幫助例子.cd ~/cell_design ,
playoutplus&
basic庫 : ground , power, input &output pins等basic symbols
cdsdeftechlib庫 : contains the default technology files
samples庫: a collection of gates and cells
在 create new cellview 對話框中,viewname 定義為layout 后,系統(tǒng)會自動(dòng)選取對應(yīng)的
工具 virtuso
editing technology data for layers -> editing layer displayer p8
layout 中的一些快捷鍵
cds.log文件紀(jì)錄ciw中出現(xiàn)的命令行
工藝庫是通過對弈有的ascii文件(techfile.cds)編譯后產(chǎn)生二進(jìn)制文件(文件
名不可改),也可從已有的工藝庫中載入 ciw:technology file->new
將工藝庫與design或cell,view相連(有一項(xiàng)techlibname屬性)
ciw:technology file->attach to (attach to desing library ,cell,view)
cdslibeditor 可以察看cds.lib(對應(yīng)一個(gè)design)中有關(guān)庫文件的分布,命令行
cdslibeditor&.
用unix text editor創(chuàng)建cds.lib:1.打開一個(gè)文件叫cds.lib 2. 加入define basic(庫名)
$目錄名 3. save
hiereditor& 用來察看design 的各模塊層次關(guān)系(pcb,sch....) expand.cfg
lse:verilog language sensitive editor 用來進(jìn)行edit及語法查錯(cuò)的工具(verilog
xl的工具之一,simvision是verilog-xl的圖形界面)
hdltools->schmetic entry->acess datapath library datablook 羅列了一堆標(biāo)
準(zhǔn)器件的功能(有verilog 描述0.5u 3層布線.與工藝無關(guān)的叫datapath,datapath有自
己的schmetic 和symbol,在schmetic設(shè)計(jì)中add instance 即可用datapath)
hdltools->schmetic entry->checkplus for composer user guide 關(guān)于利用
checkplus和maker(標(biāo)志錯(cuò)誤)來檢查schmetic 的(ic, fpga, asic)設(shè)計(jì)規(guī)則無效
星.checkplus集成在composer中,可以自己定義規(guī)則集(用rule languae)
ciw:tools->checkplus(interactive mode), a sample to test rules:.....
hdltools->schmetic entry->composer:design entry help (詳細(xì)介紹),啟動(dòng)
composer:
icde&:including schmetic editor,symbol editor, plotting
icds&:plus checkplus, simulation, sythesis
icms&:plus mixed signal functionality including analog artist
library 定義:both a logical collection of cells, views, and technology information
and a physical collection of files and directoris that can reside anything in the file/system
啟動(dòng) librarymanager : libmanager&
上一篇:Mapping file的使用
熱門點(diǎn)擊
- 素晶胞與復(fù)晶胞(體心晶胞、面心晶胞和底心晶胞
- 納米技術(shù)材料
- 關(guān)于 .cdsenv 的小技巧
- `celldefine 和 `endcell
- 測試硬件簡介---探針卡(prober ca
- 畫standard cell的注意點(diǎn)
- 什么是載流子遷移率及遷移率影響芯片的那些性能
- 晶胞中原子的坐標(biāo)與計(jì)數(shù)
- 新型低介電常數(shù)材料研究進(jìn)展
- supply0和supply1線網(wǎng)
推薦技術(shù)資料
- 羅盤誤差及補(bǔ)償
- 造成羅盤誤差的主要因素有傳感器誤差、其他磁材料干擾等。... [詳細(xì)]
- 100A全集成電源模塊R
- Teseo-VIC6A GNSS車用精準(zhǔn)定位
- 高效先進(jìn)封裝工藝
- 模數(shù)轉(zhuǎn)換器 (Analog-to-Digit
- 集成模數(shù)轉(zhuǎn)換器(ADC)
- 128 通道20 位電流數(shù)字轉(zhuǎn)換器̴
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究