下面我們看一下實(shí)際的同步管道突發(fā)式sram，這次我們作為實(shí)例的產(chǎn)晶是cypress公司的128k×36位的cy7c1347b。之所以采用36位而不是32位，是因?yàn)榭紤]到每隔8位（一個(gè)字節(jié)）能進(jìn)行驗(yàn)證的情況。

　　cy7c1347b的內(nèi)部框圖如圖1所示，信號(hào)種類(lèi)如圖2所示。這些信號(hào)除了以一字節(jié)為單位進(jìn)行寫(xiě)人操作的bw″信號(hào)以外，還包括進(jìn)行onjl位整體寫(xiě)入操作的gw。在cpu的突發(fā)周期中，當(dāng)可以一次性更新1字大�。�36位）的數(shù)據(jù)時(shí)使用gw；當(dāng)從外部更新1字節(jié)或2字節(jié)大小的數(shù)據(jù)時(shí)使用bw刀信號(hào)，這樣就可以只更新相應(yīng)的字節(jié)數(shù)據(jù)。另外，用于地址鎖存的信號(hào)包括adsc和adsp兩個(gè)信號(hào)，adsc用于來(lái)自緩存控制器的存�。籥dsp用于來(lái)自處理器的存取。adsp與adsc在寫(xiě)存取時(shí)的處理上存在若干不同，這將在以后進(jìn)行說(shuō)明。

　　圖1 cy7c1347b的內(nèi)部框圖

　　圖2 cy7c1347b的信號(hào)

　　與主存儲(chǔ)器相比，高速緩沖存儲(chǔ)器被要求快速操作。因此為了盡可能不在外部對(duì)控制信號(hào)進(jìn)行處理，所以準(zhǔn)備了多個(gè)類(lèi)似這樣用于存取的信號(hào)。

　　例如，通常情況下，cpu的ads（地址選通）信號(hào)與adsp信號(hào)直聯(lián)，而緩存控制器與adsc信號(hào)直聯(lián)。這樣，當(dāng)cpu訪問(wèn)外部總線時(shí)，其地址也被同步管道突發(fā)式sram提取。

　　進(jìn)行讀操作時(shí)，緩存控制器判斷其范圍內(nèi)的數(shù)據(jù)是否被存放（是否命中？）于同步管道突發(fā)式sram（緩存數(shù)據(jù)ram）中，如果數(shù)據(jù)存在則操作控制信號(hào)，以便讀出同步管道突發(fā)sram的數(shù)據(jù)。如果是寫(xiě)操作，則使owe信號(hào)有效，進(jìn)行數(shù)據(jù)的更新。
　　
　　當(dāng)成為外部總線主控器的器件要讀取存儲(chǔ)器時(shí)，緩存控制器利用adsc信號(hào)，為同步管道突發(fā)式sram提供外部總線主控器讀出的地址。

　　歡迎轉(zhuǎn)載，信息來(lái)源維庫(kù)電子市場(chǎng)網(wǎng)（www.dzsc.com）