同步管道突發(fā)式sram大體的結構如圖所示。這種類型的sram需要考慮適應cpu的突發(fā)傳輸模式，圖中“突發(fā)控制”部分就是為此設計的電路。

　　圖 同步管道突發(fā)式sram的內部框圖

　　現(xiàn)在的cpu都在內部裝載高速緩沖存儲器，以便于提高對連續(xù)區(qū)域的存取效率。即使針對外部總線，也設計了類似提高對連續(xù)區(qū)域存取效率的總線周期，該總線周期稱為突發(fā)傳輸周期。

　　在突發(fā)傳輸周期中，雖然通常是將連續(xù)4字的數(shù)據(jù)匯總后進行傳輸，但只要知道開始地址，之后就可確定存取地址的順序。因此，像通常存儲器的存取方式那樣，不必輸出每次的地址，只要輸出最初的地址，之后與時鐘同步，就可連續(xù)輸出數(shù)據(jù)，這樣就可以實現(xiàn)高速化的目標。

　　對此，在同步sram上，對應于該突發(fā)傳輸周期，只要給予最初的地址，就可以實現(xiàn)通過自身自動生成下一個地址，然后進行數(shù)據(jù)的讀／寫操作。之所以稱為“同步突發(fā)”及“同步管道突發(fā)”，是為了表示這是對應于突發(fā)傳輸操作的。

　　在個人計算機的世界中，同步管道突發(fā)式sram在奔騰（pentium）類處理器成為主流之前經常作為二級高速緩沖存儲器使用。近期的cpu為了提高性能都內置了二級高速緩沖存儲器。在外部即使附加高速緩沖存儲器作為三級緩存，其性能也未提高多少。因此，在個人計算機的母板上已經很少能看到同步管道突發(fā)式sram。

　　歡迎轉載，信息來源維庫電子市場網(wǎng)（www.dzsc.com）