模擬輸入
發(fā)布時(shí)間:2012/2/19 18:28:42 訪(fǎng)問(wèn)次數(shù):975
模擬輸入的阻抗非常高,所以它們消耗的電流非常低。如果施加的電壓正常位于VD;騰s。之間的中點(diǎn),它們消耗的電流會(huì)低于數(shù)字輸入。有時(shí),如果數(shù)字輸入必須進(jìn)入低功耗狀態(tài),將數(shù)字輸入配置為模擬輸入是合適和可行的。
數(shù)字輸出AD22057R
對(duì)于數(shù)字輸出引腳,除了流過(guò)引腳為外部電路供電的電流之外,引腳不會(huì)消耗任何其他電流,請(qǐng)密切注意外部電路,以最大限度減少它們的電流消耗。
在I/O引腳使用高阻抗值上拉電阻
在I/O引腳(如MCLR、I2C信號(hào)、開(kāi)關(guān)及電阻分壓器)上使用較大上拉電阻時(shí),能有效降低功耗。例如,典型的I2C上拉電阻為4. 7kfl。但是,當(dāng)I2C要發(fā)送數(shù)據(jù)并將線(xiàn)路下拉為低(低電平)時(shí),對(duì)于3. 3V的工作電壓,每條總線(xiàn)會(huì)消耗大約700 VA的電流。通過(guò)將12C上拉電阻增大為lOkfl,可以將該電流減半。其代價(jià)就是最大I2C總線(xiàn)速度變低,但是在許多低功耗應(yīng)用中,這種折中是值得的。在上拉電阻可以增大為非常高阻值(如lOOkQ或lMfl)的情況下,這種技術(shù)是特別有用的。
降低器件的工作電壓
降低器件的工作電壓( VD。)是一種非常有用的降低總功耗的措施。茌運(yùn)行時(shí),影響功耗的主要因素是時(shí)鐘速度。在休眠時(shí),最主要的因素是晶體管中的泄漏電流。在較低電壓下,切換系統(tǒng)時(shí)鐘需要的電量較少,晶體管的泄漏電流也較小。
有一點(diǎn)非常重要,就是需要注意降低工作電壓是如何降低最大工作頻率的。請(qǐng)選擇允許應(yīng)用以最高速度運(yùn)行的最佳電壓。關(guān)于器件在給定電壓下的最大工作頻率,請(qǐng)參見(jiàn)各器件數(shù)據(jù)手冊(cè)。
數(shù)字輸出AD22057R
對(duì)于數(shù)字輸出引腳,除了流過(guò)引腳為外部電路供電的電流之外,引腳不會(huì)消耗任何其他電流,請(qǐng)密切注意外部電路,以最大限度減少它們的電流消耗。
在I/O引腳使用高阻抗值上拉電阻
在I/O引腳(如MCLR、I2C信號(hào)、開(kāi)關(guān)及電阻分壓器)上使用較大上拉電阻時(shí),能有效降低功耗。例如,典型的I2C上拉電阻為4. 7kfl。但是,當(dāng)I2C要發(fā)送數(shù)據(jù)并將線(xiàn)路下拉為低(低電平)時(shí),對(duì)于3. 3V的工作電壓,每條總線(xiàn)會(huì)消耗大約700 VA的電流。通過(guò)將12C上拉電阻增大為lOkfl,可以將該電流減半。其代價(jià)就是最大I2C總線(xiàn)速度變低,但是在許多低功耗應(yīng)用中,這種折中是值得的。在上拉電阻可以增大為非常高阻值(如lOOkQ或lMfl)的情況下,這種技術(shù)是特別有用的。
降低器件的工作電壓
降低器件的工作電壓( VD。)是一種非常有用的降低總功耗的措施。茌運(yùn)行時(shí),影響功耗的主要因素是時(shí)鐘速度。在休眠時(shí),最主要的因素是晶體管中的泄漏電流。在較低電壓下,切換系統(tǒng)時(shí)鐘需要的電量較少,晶體管的泄漏電流也較小。
有一點(diǎn)非常重要,就是需要注意降低工作電壓是如何降低最大工作頻率的。請(qǐng)選擇允許應(yīng)用以最高速度運(yùn)行的最佳電壓。關(guān)于器件在給定電壓下的最大工作頻率,請(qǐng)參見(jiàn)各器件數(shù)據(jù)手冊(cè)。
模擬輸入的阻抗非常高,所以它們消耗的電流非常低。如果施加的電壓正常位于VD;騰s。之間的中點(diǎn),它們消耗的電流會(huì)低于數(shù)字輸入。有時(shí),如果數(shù)字輸入必須進(jìn)入低功耗狀態(tài),將數(shù)字輸入配置為模擬輸入是合適和可行的。
數(shù)字輸出AD22057R
對(duì)于數(shù)字輸出引腳,除了流過(guò)引腳為外部電路供電的電流之外,引腳不會(huì)消耗任何其他電流,請(qǐng)密切注意外部電路,以最大限度減少它們的電流消耗。
在I/O引腳使用高阻抗值上拉電阻
在I/O引腳(如MCLR、I2C信號(hào)、開(kāi)關(guān)及電阻分壓器)上使用較大上拉電阻時(shí),能有效降低功耗。例如,典型的I2C上拉電阻為4. 7kfl。但是,當(dāng)I2C要發(fā)送數(shù)據(jù)并將線(xiàn)路下拉為低(低電平)時(shí),對(duì)于3. 3V的工作電壓,每條總線(xiàn)會(huì)消耗大約700 VA的電流。通過(guò)將12C上拉電阻增大為lOkfl,可以將該電流減半。其代價(jià)就是最大I2C總線(xiàn)速度變低,但是在許多低功耗應(yīng)用中,這種折中是值得的。在上拉電阻可以增大為非常高阻值(如lOOkQ或lMfl)的情況下,這種技術(shù)是特別有用的。
降低器件的工作電壓
降低器件的工作電壓( VD。)是一種非常有用的降低總功耗的措施。茌運(yùn)行時(shí),影響功耗的主要因素是時(shí)鐘速度。在休眠時(shí),最主要的因素是晶體管中的泄漏電流。在較低電壓下,切換系統(tǒng)時(shí)鐘需要的電量較少,晶體管的泄漏電流也較小。
有一點(diǎn)非常重要,就是需要注意降低工作電壓是如何降低最大工作頻率的。請(qǐng)選擇允許應(yīng)用以最高速度運(yùn)行的最佳電壓。關(guān)于器件在給定電壓下的最大工作頻率,請(qǐng)參見(jiàn)各器件數(shù)據(jù)手冊(cè)。
數(shù)字輸出AD22057R
對(duì)于數(shù)字輸出引腳,除了流過(guò)引腳為外部電路供電的電流之外,引腳不會(huì)消耗任何其他電流,請(qǐng)密切注意外部電路,以最大限度減少它們的電流消耗。
在I/O引腳使用高阻抗值上拉電阻
在I/O引腳(如MCLR、I2C信號(hào)、開(kāi)關(guān)及電阻分壓器)上使用較大上拉電阻時(shí),能有效降低功耗。例如,典型的I2C上拉電阻為4. 7kfl。但是,當(dāng)I2C要發(fā)送數(shù)據(jù)并將線(xiàn)路下拉為低(低電平)時(shí),對(duì)于3. 3V的工作電壓,每條總線(xiàn)會(huì)消耗大約700 VA的電流。通過(guò)將12C上拉電阻增大為lOkfl,可以將該電流減半。其代價(jià)就是最大I2C總線(xiàn)速度變低,但是在許多低功耗應(yīng)用中,這種折中是值得的。在上拉電阻可以增大為非常高阻值(如lOOkQ或lMfl)的情況下,這種技術(shù)是特別有用的。
降低器件的工作電壓
降低器件的工作電壓( VD。)是一種非常有用的降低總功耗的措施。茌運(yùn)行時(shí),影響功耗的主要因素是時(shí)鐘速度。在休眠時(shí),最主要的因素是晶體管中的泄漏電流。在較低電壓下,切換系統(tǒng)時(shí)鐘需要的電量較少,晶體管的泄漏電流也較小。
有一點(diǎn)非常重要,就是需要注意降低工作電壓是如何降低最大工作頻率的。請(qǐng)選擇允許應(yīng)用以最高速度運(yùn)行的最佳電壓。關(guān)于器件在給定電壓下的最大工作頻率,請(qǐng)參見(jiàn)各器件數(shù)據(jù)手冊(cè)。
熱門(mén)點(diǎn)擊
- 三極管的結(jié)構(gòu)和符號(hào)
- 靜態(tài)功耗
- 基本RS觸發(fā)器
- 靜態(tài)工作點(diǎn)的穩(wěn)定
- 三極管的類(lèi)型
- 休眠模式的使用
- 時(shí)序邏輯電路的設(shè)計(jì)
- 設(shè)計(jì)實(shí)驗(yàn)任務(wù)的實(shí)驗(yàn)步驟
- 直流穩(wěn)壓電源
- 模擬輸入
推薦技術(shù)資料
- CV/CC InnoSwitch3-AQ 開(kāi)
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門(mén)信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究