對于核爆炸及核反應堆環(huán)境，輻射MP1410主要來自7射線、中子流及電磁脈沖。主要問題是中子和活性材料的衰變產物引起的位移破壞以及電離破壞，核輻射可通過介質和半導體材料的原子或分子結構的改變而引起永久性破壞。高能輻射還可引起離子化效應，使介質材料的絕緣水平下降。
    核輻射效應的排除一般包括把材料和部件設計加工成有較高抗輻射水平和結合屏蔽與加固的方法。

   抗輻射的加固設計技術
   由于輻照效應使構成電子元器件的金屬及合金的微觀結構改變，從而對電子元器件的精度、電性能的穩(wěn)定性及可靠性產生很大影響，特別是對有源器件的影響更大。為了提高用于航天環(huán)境和核環(huán)境下的電子元器件耐質子、中子、電子和7射線的輻射能力，減少發(fā)生結構損傷，或因在其局部造成電荷堆積而引起產品失效（如數字電路的軟失效），在電子元器件內部結構設計中一般采用以下措施：
    ①采用抗輻射材料，目的是減少輻照下微損傷。
    ②減少易產生或積存電荷的結構。例如在MOS硅器件中減薄柵介質層的厚度、在外部結構方面主要是采用阻擋輻照粒子的結構設計。例如加大封裝厚度、選擇強阻擋能力的封裝材料。
    ③對雙極型器件及電路主要采取減薄器件基區(qū)寬度及發(fā)射條條寬等措施。
    ④對VLSIC采用SOI、SOS等技術可控制單粒子閂鎖、翻轉和損傷。
    不同的電子元器件類別的具體抗輻射加固設計技術不同。如雙極型器件抗輻射加固的措施是：
    ①減薄基區(qū)寬度。
    ②扼制基區(qū)陷落效應。
    ③少子預減壽設計。
    ④抗輻射多層金屬化設計。
    ⑤基區(qū)電場屏蔽技術設計。
    ⑥提高Ep/Ac設計。
    ⑦外延材料優(yōu)化設計。
    ⑧表面鈍化設計。
    ⑨預篩選謾計。
    ⑩輻照環(huán)境器件參數測試技術等。
    MOS集成電路的輻射效應主要是閾值電壓漂移和閉鎖效應，其抗總劑量輻射的措施為：
    ①盡量減少柵介質的厚度。
    ②采用Sioz -S14 N4復合柵介質。
    ③注F柵介質抑制輻射損傷。
    ④采用特殊的柵氧化技術。
    ⑤消除柵介質的Na+沾污。