采用重?fù)诫s襯底上外延生長輕摻雜層，以減少寄SII3132CNU生電阻，可以有效地提高寄生晶閘管的維持電流和觸發(fā)電流。對于P阱情況，可提高5倍以上；采用外延襯底，不僅大大降低了襯底電阻值，而且使原來可能通過偽收集極底部的那部分載流子也都折向偽收集極，因而電路預(yù)防晶閘管閉鎖的能力有顯著提高（如圖2. 60所示）。采用外延措施，顯然大大地提高了成本，即這是以復(fù)雜工藝和提高成本為代價(jià)昀。最為理想的CMOS結(jié)構(gòu)應(yīng)該是絕緣襯底上（如SOS，SOI）的CMOS技術(shù)，它徹底清除了體硅CMOS電路中的“晶閘管閉鎖”效應(yīng)，提高了抗輻射能力，有利于速度和集成度的提高。顯然，成本更為昂貴，是屬于特殊場合（如宇宙、航天等）應(yīng)用要求的高可靠性電路。