一種正負(fù)輸入的保護(hù)電路設(shè)計(jì)
發(fā)布時(shí)間:2012/4/23 19:59:18 訪問次數(shù):1215
對于CMOS集成電路來說，由于輸入FAN1086S33X端是接到輸入柵上，而輸入柵通過S102層與襯底隔離，是懸浮的。在較高的電壓下可能導(dǎo)致柵氧化層擊穿，或者燒毀相連的PN結(jié)或多晶硅連線。所以在CMOS集成電路中都采用輸入保護(hù)電路。最常見的輸入保護(hù)電路如圖2. 61所示。其中R起限流作用，Di、D2是PN結(jié)二極管，如果二極管的正向?qū)▔航禐閂F，Di可使正向電壓限制VDD+VF，D2可使負(fù)向電壓限幅在Vss - VF。這樣就可以較好地防止靜電對輸入柵帶來的損傷。
但是此保護(hù)電路只適用于正輸入電壓，而且輸入信號的幅度被限制在V DD+VF，對于要求輸入信號比VDD大的電路來說，該輸入保護(hù)電路就無能為力了；對于要求輸入為負(fù)電壓的電路來說，由于負(fù)電壓被限制在V Ss - VF，通常VSs為地電位，而VF只有0.7～0. 9V，所以輸入信號無法加到電路中。
近幾年，在抗靜電設(shè)計(jì)方面的主要目標(biāo)是在提離速度、減少I/O面積的同時(shí)，提高抗靜電的能力，目前多采用低壓觸發(fā)半導(dǎo)體控制晶閘管。
在一個(gè)專用集成電路中，要求有兩種工作狀態(tài)，當(dāng)輸入電壓為±21～±26V時(shí)，不加電源電壓，而5V電源電壓加上時(shí)輸入端懸浮。所以不能采用圖2.61所示的輸入保護(hù)電路。由于沒有一個(gè)合適的輸入保護(hù)電路，其可靠性很差，無法達(dá)到使用化程度。必須設(shè)計(jì)一種能適用于正負(fù)輸入電壓的輸入保護(hù)電路。
但是此保護(hù)電路只適用于正輸入電壓，而且輸入信號的幅度被限制在V DD+VF，對于要求輸入信號比VDD大的電路來說，該輸入保護(hù)電路就無能為力了；對于要求輸入為負(fù)電壓的電路來說，由于負(fù)電壓被限制在V Ss - VF，通常VSs為地電位，而VF只有0.7～0. 9V，所以輸入信號無法加到電路中。
近幾年，在抗靜電設(shè)計(jì)方面的主要目標(biāo)是在提離速度、減少I/O面積的同時(shí)，提高抗靜電的能力，目前多采用低壓觸發(fā)半導(dǎo)體控制晶閘管。
在一個(gè)專用集成電路中，要求有兩種工作狀態(tài)，當(dāng)輸入電壓為±21～±26V時(shí)，不加電源電壓，而5V電源電壓加上時(shí)輸入端懸浮。所以不能采用圖2.61所示的輸入保護(hù)電路。由于沒有一個(gè)合適的輸入保護(hù)電路，其可靠性很差，無法達(dá)到使用化程度。必須設(shè)計(jì)一種能適用于正負(fù)輸入電壓的輸入保護(hù)電路。
對于CMOS集成電路來說，由于輸入FAN1086S33X端是接到輸入柵上，而輸入柵通過S102層與襯底隔離，是懸浮的。在較高的電壓下可能導(dǎo)致柵氧化層擊穿，或者燒毀相連的PN結(jié)或多晶硅連線。所以在CMOS集成電路中都采用輸入保護(hù)電路。最常見的輸入保護(hù)電路如圖2. 61所示。其中R起限流作用，Di、D2是PN結(jié)二極管，如果二極管的正向?qū)▔航禐閂F，Di可使正向電壓限制VDD+VF，D2可使負(fù)向電壓限幅在Vss - VF。這樣就可以較好地防止靜電對輸入柵帶來的損傷。
但是此保護(hù)電路只適用于正輸入電壓，而且輸入信號的幅度被限制在V DD+VF，對于要求輸入信號比VDD大的電路來說，該輸入保護(hù)電路就無能為力了；對于要求輸入為負(fù)電壓的電路來說，由于負(fù)電壓被限制在V Ss - VF，通常VSs為地電位，而VF只有0.7～0. 9V，所以輸入信號無法加到電路中。
近幾年，在抗靜電設(shè)計(jì)方面的主要目標(biāo)是在提離速度、減少I/O面積的同時(shí)，提高抗靜電的能力，目前多采用低壓觸發(fā)半導(dǎo)體控制晶閘管。
在一個(gè)專用集成電路中，要求有兩種工作狀態(tài)，當(dāng)輸入電壓為±21～±26V時(shí)，不加電源電壓，而5V電源電壓加上時(shí)輸入端懸浮。所以不能采用圖2.61所示的輸入保護(hù)電路。由于沒有一個(gè)合適的輸入保護(hù)電路，其可靠性很差，無法達(dá)到使用化程度。必須設(shè)計(jì)一種能適用于正負(fù)輸入電壓的輸入保護(hù)電路。
但是此保護(hù)電路只適用于正輸入電壓，而且輸入信號的幅度被限制在V DD+VF，對于要求輸入信號比VDD大的電路來說，該輸入保護(hù)電路就無能為力了；對于要求輸入為負(fù)電壓的電路來說，由于負(fù)電壓被限制在V Ss - VF，通常VSs為地電位，而VF只有0.7～0. 9V，所以輸入信號無法加到電路中。
近幾年，在抗靜電設(shè)計(jì)方面的主要目標(biāo)是在提離速度、減少I/O面積的同時(shí)，提高抗靜電的能力，目前多采用低壓觸發(fā)半導(dǎo)體控制晶閘管。
在一個(gè)專用集成電路中，要求有兩種工作狀態(tài)，當(dāng)輸入電壓為±21～±26V時(shí)，不加電源電壓，而5V電源電壓加上時(shí)輸入端懸浮。所以不能采用圖2.61所示的輸入保護(hù)電路。由于沒有一個(gè)合適的輸入保護(hù)電路，其可靠性很差，無法達(dá)到使用化程度。必須設(shè)計(jì)一種能適用于正負(fù)輸入電壓的輸入保護(hù)電路。
上一篇：ESD附加掩模
相關(guān)技術(shù)資料- 4-23一種正負(fù)輸入的保護(hù)電路設(shè)計(jì)
- 4-16電阻器
熱門點(diǎn)擊
- TPSN協(xié)議
- RBS協(xié)議
- ZigBee的主要特征
- DFuse
- SCR ESD器件
- 機(jī)械應(yīng)力對電子元器件可靠性影響分析
- DV-HOP定位方法
- 節(jié)點(diǎn)電路原理圖
- 射頻通信技術(shù)
- 降額設(shè)計(jì)
推薦技術(shù)資料
- 驅(qū)動(dòng)板的原理分析
- 先來看看原理圖。圖8所示為底板及其驅(qū)動(dòng)示意圖，F(xiàn)M08... [詳細(xì)]
- AMOLED顯示驅(qū)動(dòng)芯片關(guān)鍵技
- CMOS圖像傳感器技術(shù)參數(shù)設(shè)計(jì)
- GB300 超級芯片應(yīng)用需求分
- 4NP 工藝NVIDIA Bl
- GB300 芯片、NVL72
- 首個(gè)最新高端芯片人工智能服務(wù)器
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究
公網(wǎng)安備44030402000607
