測量輸出阻抗
發(fā)布時(shí)間:2012/5/15 19:45:30 訪問次數(shù):857
如圖9.11所示,接有負(fù)載時(shí),電壓的下降量可以認(rèn)SN74CBT16233DGGR為是由于輸出阻抗Z。所產(chǎn)生的,則該電路的輸出阻抗為ZO=102Q.
共發(fā)射極電路的輸出阻抗為集電極電阻值的本身,但是當(dāng)加上負(fù)反饋時(shí),這種電路的輸幽阻抗大大地下降。那么,加上負(fù)反饋,輸出阻抗下降了多少呢?輸出阻抗僅僅下降了這么一部分,即加上反饋后的最終增益,也稱為閉環(huán)增益與裸增益之差。
例如,在沒有加負(fù)反饋時(shí)的ZO為lokfl,裸增益為60dB,加了反饋后增益為20dB的電路中,ZO為-40dB(=20dB-60dB),即Z。為沒有加反饋時(shí)的1/100(一-40dB)即100Q。
這是負(fù)反饋的最大優(yōu)點(diǎn)。所以,顯著地增大裸增益,而又加上負(fù)反饋的話,輸出阻抗能夠大大地下降。
相反,想增大閉環(huán)增益時(shí),如果沒有預(yù)先某種程度地增加裸增益,輸出阻抗不可能下降,這種情況要加以注意。
如圖9.11所示,接有負(fù)載時(shí),電壓的下降量可以認(rèn)SN74CBT16233DGGR為是由于輸出阻抗Z。所產(chǎn)生的,則該電路的輸出阻抗為ZO=102Q.
共發(fā)射極電路的輸出阻抗為集電極電阻值的本身,但是當(dāng)加上負(fù)反饋時(shí),這種電路的輸幽阻抗大大地下降。那么,加上負(fù)反饋,輸出阻抗下降了多少呢?輸出阻抗僅僅下降了這么一部分,即加上反饋后的最終增益,也稱為閉環(huán)增益與裸增益之差。
例如,在沒有加負(fù)反饋時(shí)的ZO為lokfl,裸增益為60dB,加了反饋后增益為20dB的電路中,ZO為-40dB(=20dB-60dB),即Z。為沒有加反饋時(shí)的1/100(一-40dB)即100Q。
這是負(fù)反饋的最大優(yōu)點(diǎn)。所以,顯著地增大裸增益,而又加上負(fù)反饋的話,輸出阻抗能夠大大地下降。
相反,想增大閉環(huán)增益時(shí),如果沒有預(yù)先某種程度地增加裸增益,輸出阻抗不可能下降,這種情況要加以注意。
熱門點(diǎn)擊
- NPN與PNP進(jìn)行組合的理由
- 差動(dòng)放大電路的應(yīng)用電路
- SCR ESD器件
- 使用正負(fù)電源的推挽型射極跟隨器
- 機(jī)械應(yīng)力對電子元器件可靠性影響分析
- 寄生耦合設(shè)計(jì)技術(shù)
- 節(jié)點(diǎn)電路原理圖
- 射頻通信技術(shù)
- 渥爾曼電路的設(shè)計(jì)
- 降額設(shè)計(jì)
推薦技術(shù)資料
- 驅(qū)動(dòng)板的原理分析
- 先來看看原理圖。圖8所示為底板及其驅(qū)動(dòng)示意圖,F(xiàn)M08... [詳細(xì)]
- AMOLED顯示驅(qū)動(dòng)芯片關(guān)鍵技
- CMOS圖像傳感器技術(shù)參數(shù)設(shè)計(jì)
- GB300 超級芯片應(yīng)用需求分
- 4NP 工藝NVIDIA Bl
- GB300 芯片、NVL72
- 首個(gè)最新高端芯片人工智能服務(wù)器
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究