我們分析這個電路中TMS320FDM642AZNZ6使用的FET的最大額定值。由于電源電壓是15V，所以柵極一源極間的電壓最大有可能加到15V(當輸人大振幅輸入信號時)。
    這樣，就應選擇柵極一源極間電壓最大額定值V GDS大于15V的器件。除了一部分高頻用FET器件的VGDS非常低之外，其他用途的FET(低頻放大用，開關用等)GDS凡乎都在30V以上。
    所以，在滿足VCDS>15V條件的FET中，我們選擇低頻低噪聲用JFET2SK184(東芝)。表3.1列出2SK184的特性。
    2SK184按照漏極飽和電流IDSS的大小，分為Y(黃)、GR（綠）、BI。（藍）等三個
檔次。
    由于IDSS的大小與交流電壓放大倍數無關(參看式(3.11))，所以不論使用哪一檔次的FET都可以，不過前面曾說明過IDSS的值會影響到工作時的VGS值。在這里，我們選擇處于中間的GR檔器件。