或門(mén)電路
發(fā)布時(shí)間:2012/12/6 19:48:54 訪問(wèn)次數(shù):4331
或門(mén)電路的英文名稱為OR gate。
1.或邏輯
或門(mén)電路可以完成或邏輯。圖8-6所示中3個(gè)開(kāi)關(guān)Sl、S2、S3相并聯(lián),對(duì)于要燈PEB2466HV2.2泡EL亮而言,只要Sl、S2或S3中有一個(gè)開(kāi)關(guān)接通,燈泡EL便能點(diǎn)亮。這種要燈泡亮的條件稱為“或”邏輯,能夠?qū)崿F(xiàn)或邏輯的電路稱為或門(mén)電路。
2.或門(mén)電路
圖8-7所示是或門(mén)電路的邏輯符號(hào)和由二極管構(gòu)成的或門(mén)電路,圖8-7(a)所示為過(guò)去規(guī)定的或門(mén)電路的圖形符號(hào),方框中用+號(hào)表示是或邏輯。圖8-7(c)所示為最新規(guī)定的或門(mén)圖形待號(hào),注意新規(guī)定中的符號(hào)與老符號(hào)不同。
這里的或門(mén)電路共有3個(gè)輸入端A、B、C,輸出端是F,其他或門(mén)電路可以是兩個(gè)輸入端,或是有更多的輸入端,但無(wú)論或門(mén)電路有多少個(gè)輸入端,或門(mén)電路的輸出端只有一個(gè)。從或門(mén)圖形符號(hào)中可以知道或門(mén)電路有幾個(gè)輸入端。圖8-7(b)所示是由二極管構(gòu)成的有3個(gè)輸入端的或門(mén)電路。
分析或門(mén)電路工作原理的方法是這樣:要將或門(mén)電路的輸入端分成幾種情況,這里以圖8-7(b)所示或門(mén)電路為例。
(1)設(shè)A、B、C3個(gè)輸入端均為邏輯0(邏輯0為低電平,簡(jiǎn)稱0,此0不是算術(shù)中的O),此時(shí)VD1、VD2和VD3正極電壓全部為低電平,這樣3只二極管全部導(dǎo)通,此時(shí)輸出端F通過(guò)電阻Rl與電源-V相連,這樣輸出端F輸出低電平,即F為0。
(2)設(shè)只有輸入端A為高電平1(此為邏輯l,簡(jiǎn)稱1,不是算術(shù)中的1),設(shè)這一高電平1的電壓為+3V,B、C輸入端仍為0,由于A端為1,+3V電壓加到VD1正極,使VD1導(dǎo)通,VD1導(dǎo)通后其負(fù)極也為+3V(不計(jì)VD1導(dǎo)通后管壓降),使或門(mén)電路輸出端F為+3V,為高電平c即為1)。此時(shí),由于VD2、VD3正極為0,而負(fù)極為l(VD1導(dǎo)通后使F端為1),所以VD2、VD3因反向偏置電壓而處于截止?fàn)顟B(tài)。
(3)設(shè)輸入端中除A外的其他輸入端為l,可能有兩個(gè)輸入端同時(shí)為1,但有兩個(gè)或有一個(gè)輸入端仍然為0時(shí),同樣的道理或門(mén)電路的輸出端F輸出1。
(4)設(shè)3個(gè)輸入端A、B、C同時(shí)為1,VD1、VD2、VD3均導(dǎo)通,或門(mén)電路輸出F也是為1。
或門(mén)電路的英文名稱為OR gate。
1.或邏輯
或門(mén)電路可以完成或邏輯。圖8-6所示中3個(gè)開(kāi)關(guān)Sl、S2、S3相并聯(lián),對(duì)于要燈PEB2466HV2.2泡EL亮而言,只要Sl、S2或S3中有一個(gè)開(kāi)關(guān)接通,燈泡EL便能點(diǎn)亮。這種要燈泡亮的條件稱為“或”邏輯,能夠?qū)崿F(xiàn)或邏輯的電路稱為或門(mén)電路。
2.或門(mén)電路
圖8-7所示是或門(mén)電路的邏輯符號(hào)和由二極管構(gòu)成的或門(mén)電路,圖8-7(a)所示為過(guò)去規(guī)定的或門(mén)電路的圖形符號(hào),方框中用+號(hào)表示是或邏輯。圖8-7(c)所示為最新規(guī)定的或門(mén)圖形待號(hào),注意新規(guī)定中的符號(hào)與老符號(hào)不同。
這里的或門(mén)電路共有3個(gè)輸入端A、B、C,輸出端是F,其他或門(mén)電路可以是兩個(gè)輸入端,或是有更多的輸入端,但無(wú)論或門(mén)電路有多少個(gè)輸入端,或門(mén)電路的輸出端只有一個(gè)。從或門(mén)圖形符號(hào)中可以知道或門(mén)電路有幾個(gè)輸入端。圖8-7(b)所示是由二極管構(gòu)成的有3個(gè)輸入端的或門(mén)電路。
分析或門(mén)電路工作原理的方法是這樣:要將或門(mén)電路的輸入端分成幾種情況,這里以圖8-7(b)所示或門(mén)電路為例。
(1)設(shè)A、B、C3個(gè)輸入端均為邏輯0(邏輯0為低電平,簡(jiǎn)稱0,此0不是算術(shù)中的O),此時(shí)VD1、VD2和VD3正極電壓全部為低電平,這樣3只二極管全部導(dǎo)通,此時(shí)輸出端F通過(guò)電阻Rl與電源-V相連,這樣輸出端F輸出低電平,即F為0。
(2)設(shè)只有輸入端A為高電平1(此為邏輯l,簡(jiǎn)稱1,不是算術(shù)中的1),設(shè)這一高電平1的電壓為+3V,B、C輸入端仍為0,由于A端為1,+3V電壓加到VD1正極,使VD1導(dǎo)通,VD1導(dǎo)通后其負(fù)極也為+3V(不計(jì)VD1導(dǎo)通后管壓降),使或門(mén)電路輸出端F為+3V,為高電平c即為1)。此時(shí),由于VD2、VD3正極為0,而負(fù)極為l(VD1導(dǎo)通后使F端為1),所以VD2、VD3因反向偏置電壓而處于截止?fàn)顟B(tài)。
(3)設(shè)輸入端中除A外的其他輸入端為l,可能有兩個(gè)輸入端同時(shí)為1,但有兩個(gè)或有一個(gè)輸入端仍然為0時(shí),同樣的道理或門(mén)電路的輸出端F輸出1。
(4)設(shè)3個(gè)輸入端A、B、C同時(shí)為1,VD1、VD2、VD3均導(dǎo)通,或門(mén)電路輸出F也是為1。
上一篇:開(kāi)關(guān)電路識(shí)圖小結(jié)
上一篇:或邏輯真值表
熱門(mén)點(diǎn)擊
- LC串聯(lián)諧振電路阻抗特性
- 突用立體聲解碼器集成電路LA3361
- 調(diào)幅收音機(jī)集成電路AGC電路
- 時(shí)鐘脈沖
- D觸發(fā)器
- 或門(mén)電路
- MOS非門(mén)電路
- 集成運(yùn)放電路組成方框圖
- 調(diào)整管變形電路
- 脈沖調(diào)寬電路
推薦技術(shù)資料
- 驅(qū)動(dòng)板的原理分析
- 先來(lái)看看原理圖。圖8所示為底板及其驅(qū)動(dòng)示意圖,F(xiàn)M08... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開(kāi)
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門(mén)信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究