振蕩器起振條件
發(fā)布時(shí)間:2013/11/5 21:02:22 訪問次數(shù):1776
起振條件
開始時(shí),放大器的增益必須大于3(AB>3),AD7799BRUZ直至輸出信號(hào)達(dá)到所期望的電平。然后,放大器的增益必須減小到3,似便使環(huán)路總增益為1,輸出信號(hào)電平保持在期望值,因此維持振蕩。圖19. 25中對(duì)此進(jìn)行了圖示。
圖19.25振蕩器起振條件
圖19.26中給出了一個(gè)靠JFET穩(wěn)幅的文氏電橋振蕩器。運(yùn)算放大器的增益受灰色框中所示元件的控制,其中包括JFET。JFET的漏一源電阻取決于柵極上的電壓。沒有輸出電壓時(shí),柵極上的電壓為OV,使得漏一源電阻最小。對(duì)于這種情況,環(huán)路增益大于1。振蕩開始,并迅速建一個(gè)大輸出信號(hào)。輸出信號(hào)的負(fù)擺幅給D,加正向偏置,使電容G充電到一個(gè)負(fù)電壓。該電壓使JFET的漏一源電阻增加j使增益減小,并因此使輸出電壓變小。這是典型的負(fù)反饋。通過適當(dāng)選擇元件,增益可以穩(wěn)定在需要值的大小。
圖19.26在負(fù)反饋環(huán)路中使用一個(gè)JFET的自激文氏電橋振蕩器
起振條件
開始時(shí),放大器的增益必須大于3(AB>3),AD7799BRUZ直至輸出信號(hào)達(dá)到所期望的電平。然后,放大器的增益必須減小到3,似便使環(huán)路總增益為1,輸出信號(hào)電平保持在期望值,因此維持振蕩。圖19. 25中對(duì)此進(jìn)行了圖示。
圖19.25振蕩器起振條件
圖19.26中給出了一個(gè)靠JFET穩(wěn)幅的文氏電橋振蕩器。運(yùn)算放大器的增益受灰色框中所示元件的控制,其中包括JFET。JFET的漏一源電阻取決于柵極上的電壓。沒有輸出電壓時(shí),柵極上的電壓為OV,使得漏一源電阻最小。對(duì)于這種情況,環(huán)路增益大于1。振蕩開始,并迅速建一個(gè)大輸出信號(hào)。輸出信號(hào)的負(fù)擺幅給D,加正向偏置,使電容G充電到一個(gè)負(fù)電壓。該電壓使JFET的漏一源電阻增加j使增益減小,并因此使輸出電壓變小。這是典型的負(fù)反饋。通過適當(dāng)選擇元件,增益可以穩(wěn)定在需要值的大小。
圖19.26在負(fù)反饋環(huán)路中使用一個(gè)JFET的自激文氏電橋振蕩器
熱門點(diǎn)擊
- 同步十進(jìn)制計(jì)數(shù)器74LS160(T4160)
- 柵源電壓對(duì)導(dǎo)電溝道的影響
- 74LS49外接上拉電阻驅(qū)動(dòng)半導(dǎo)體數(shù)碼管
- 正弦波的角度
- 敘述RC電路中電流與電壓的關(guān)系
- 法拉第定律
- UL集成邏輯門電路多余輸入端的處理
- 測(cè)量時(shí)間常數(shù)的電路
- 場(chǎng)效應(yīng)管的特性與參數(shù)
- 齊納二極管
推薦技術(shù)資料
- PCB布線要點(diǎn)
- 整機(jī)電路圖見圖4。將電路畫好、檢查無誤之后就開始進(jìn)行電... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究