等精度測(cè)量的時(shí)序邏輯圖見圖4，軟件編程思路如下。
    1．在t0時(shí)刻，單片機(jī)發(fā)出一個(gè)高電平的清零信號(hào)CLR，DM9000CEP清除CPLD內(nèi)的原計(jì)數(shù)值，同時(shí)單片機(jī)啟動(dòng)定時(shí)器TO、Tl。TO將計(jì)數(shù)機(jī)器時(shí)鐘，Tl將計(jì)數(shù)軟件閘門時(shí)間。
    2．門時(shí)刻MCU發(fā)出測(cè)量啟動(dòng)信號(hào)剛（高電平），使GATE-1，T1計(jì)數(shù)器開始計(jì)數(shù)（軟件閘門），同時(shí)CLR降為低電平。
    3．t2時(shí)刻，在被測(cè)信號(hào)上升沿的作用下，開啟實(shí)際計(jì)數(shù)閘門，TO計(jì)數(shù)器開始計(jì)數(shù)機(jī)器時(shí)鐘，CPLD開始計(jì)數(shù)被測(cè)信號(hào)。
    4．培時(shí)刻，單片機(jī)發(fā)出軟件閘門停止信號(hào)。
    5．t4時(shí)刻，在被測(cè)信號(hào)的上升沿到來時(shí)，將TO、Tl這兩個(gè)計(jì)數(shù)器同時(shí)關(guān)閉，實(shí)際計(jì)數(shù)閘門關(guān)閉。
    在CPLD開發(fā)過程中，我們使用Altera公司的Cluartus II集成開發(fā)軟件進(jìn)行設(shè)計(jì)，設(shè)計(jì)時(shí)的芯片選擇為EPM7128，引腳分配見表1。編譯通過后，將生成的Altera+．pof文件轉(zhuǎn)換為可供Atmel CPLD下載的jed文件，最后將+．jed文件下載
到ATF1508AS芯片中。之所以選擇Atme!的ATF1508AS．主要是因?yàn)樗膬r(jià)格比較便宜，并且可以燒寫10000次以上。
    單片機(jī)程序分為主控程序和液晶屏驅(qū)動(dòng)程序兩部分，由于程序較長，這里就不介紹了，讀者如有需要，可到《無線電》雜志的網(wǎng)站\MNW．radio.com.cn下載。

           
    本頻率計(jì)工作在數(shù)字信號(hào)狀態(tài)．因此只要元器件安裝、焊接正確，程序燒寫無誤，無需做其他的調(diào)試即可正常工作。
    開機(jī)后，電路先進(jìn)入對(duì)fxzlHz信號(hào)的搜索，如果沒有探測(cè)到輸入信號(hào)，1s后進(jìn)入對(duì)O—1Hz信號(hào)的搜索。如果還是沒有探測(cè)到任何輸入信號(hào)，那么在10s后，液晶屏?xí)霈F(xiàn)提示，告訴你現(xiàn)在沒有信號(hào)輸入，如圖5所示。
    當(dāng)將單片機(jī)的ALE引卿頻率作為測(cè)試信號(hào)輸入到ATF1508AS的2號(hào)腳時(shí)，我們能看到液晶屏上立刻顯示出測(cè)到的頻率，見圖6。大家知道．ALE引腳的輸出信號(hào)頻率是晶體振蕩器頻率的1/6，晶體振蕩器頻率為11.0592MHz，除以6等于1.8432MHz，由此可見本頻率計(jì)的測(cè)試精度非常高，并且同時(shí)還能輸出被測(cè)信號(hào)的周期。經(jīng)與標(biāo)準(zhǔn)市售頻率計(jì)對(duì)比后，發(fā)現(xiàn)其誤差小于10'7，完全能夠勝任大部分測(cè)量要求。