當(dāng)柵氧化層厚度一定時(shí),注人雜質(zhì)的深度隨注人離子的能量而變化。離子能RF7320TR7量低時(shí),雜質(zhì)離子穿不透⒊o2層,閾值電壓不變。隨著離子能量的增加,通過s02層到達(dá)s表面的雜質(zhì)逐漸增加,AV.s也隨之而增大,直到保留在sO2膜中的雜質(zhì)量可以忽略為止。離子能量增加到一定程度時(shí),△‰顯著減小,因?yàn)檩^深的注入雜質(zhì)不影響在表面附近形成的耗盡區(qū)。如果注人離子的能量足以使注人離子深人到硅內(nèi)0.3um左右,并形成溝道,這時(shí)柵極將失去控制作用,MOSFET對(duì)于任何柵壓將始終處于導(dǎo)通狀態(tài)。      

   值實(shí)際上包括氧化膜中的正電荷,氧化膜與硅界面上的陷阱等。這種所謂的表面態(tài)電荷密度,是影響`Γ值的重要因素。同樣,注入離子劑量和退火條件、注人條件和⒊G層厚度都會(huì)影響MOS管閾值電壓變化。從討論中發(fā)現(xiàn),雖然影響VT值的因素很多,但主要因素是材料的電阻率和硅/絕緣柵界面處的表面電荷密度,尤其是對(duì)于確定的MOS工藝和Al Sio2si的結(jié)構(gòu)來說,襯底的電阻率對(duì)`r的影響更是主要的。但是,襯底的電阻率不可能無限制地增大,因?yàn)樘岣唠娮杪誓芙档?/span>值,但也會(huì)使pn結(jié)耗盡層的延伸區(qū)增大,使p溝道MOS器件發(fā)生多種現(xiàn)象。并且使器件場(chǎng)氧化物閾值電壓降低,容易發(fā)生寄生場(chǎng)效應(yīng),進(jìn)而將會(huì)破壞整個(gè)集成電路的正常工作。作為MOS集成電路可靠性的一個(gè)指標(biāo),場(chǎng)氧化物閾值電壓(或叫厚膜開啟電壓)和器件閾值電壓(也叫薄膜開啟電壓)之比越大越好。采用離子注入技術(shù),向p型溝道區(qū)域注人使溝道lx^域電阻率提高,降低器件閾值V・f;向場(chǎng)區(qū)注人相反的離子如卩+,使襯底電阻率局部降低,提高場(chǎng)氧化物的閾值電壓。這樣不僅可以使器件的閾值電壓降到很低,而且大大提高了場(chǎng)氧化物閾值電壓與器件閾值電壓之比。