閃存
發(fā)布時間:2017/10/17 21:22:19 訪問次數(shù):409
閃存[20~22]自1990年以來就作為主流NVM被迅速推動發(fā)展,這也歸結(jié)于數(shù)據(jù)非易失性存儲、 T7296IW高速編程/擦寫、高度集成等方面快速增長的需求。閃存是基于傳統(tǒng)的多層浮柵結(jié)構(gòu)(比如MOSFET的多層柵介質(zhì)),通過存儲在浮柵上的電荷來調(diào)制晶體管的閾值電壓(代 表數(shù)據(jù)1和0)。寫和擦除的操作就簡單對應為浮柵上電荷的增加和去除。目前的閃存大體有NOR與NAND兩種結(jié)構(gòu),它們的集成度已達到Gb量級,但局限也非常明顯,比如高操作電壓(10V),慢擦寫速度(1ms)和較差的耐久性(105)[21]。目前的NAND市場已經(jīng)超越了DRAM在⒛06年時的市場容量。圖3.19說明了一種典型雙浮柵單元(被稱作ETox單元)的工藝流程。這種浮柵單元(ETox)的尺寸很難降到45nm節(jié)點,特別是于浮柵的緣故導致相鄰單元之間的干擾隨尺寸減小而增大。圖3。⒛展示了最新的進展[22],包括SONOS單元、電荷陷阱式TANOS單元、帶隙工程SONOS單元等,其中帶隙工程SONC)S單元中,氮化層是用作電荷陷阱的(代替ETox單元中的浮柵)。
閃存[20~22]自1990年以來就作為主流NVM被迅速推動發(fā)展,這也歸結(jié)于數(shù)據(jù)非易失性存儲、 T7296IW高速編程/擦寫、高度集成等方面快速增長的需求。閃存是基于傳統(tǒng)的多層浮柵結(jié)構(gòu)(比如MOSFET的多層柵介質(zhì)),通過存儲在浮柵上的電荷來調(diào)制晶體管的閾值電壓(代 表數(shù)據(jù)1和0)。寫和擦除的操作就簡單對應為浮柵上電荷的增加和去除。目前的閃存大體有NOR與NAND兩種結(jié)構(gòu),它們的集成度已達到Gb量級,但局限也非常明顯,比如高操作電壓(10V),慢擦寫速度(1ms)和較差的耐久性(105)[21]。目前的NAND市場已經(jīng)超越了DRAM在⒛06年時的市場容量。圖3.19說明了一種典型雙浮柵單元(被稱作ETox單元)的工藝流程。這種浮柵單元(ETox)的尺寸很難降到45nm節(jié)點,特別是于浮柵的緣故導致相鄰單元之間的干擾隨尺寸減小而增大。圖3。⒛展示了最新的進展[22],包括SONOS單元、電荷陷阱式TANOS單元、帶隙工程SONOS單元等,其中帶隙工程SONC)S單元中,氮化層是用作電荷陷阱的(代替ETox單元中的浮柵)。
上一篇:DRAM和eDRAM
上一篇:FeRAM