跟二氧化硅比,氮摻雜的⒏ON柵極氧化層或氧化硅氮化硅疊加的柵極氧化層,其漏電NCP1034DR2G流得到了大大的改善(可降低一個數(shù)量級以上),并且可以同時保持溝道里的載流子遷移率不變。時至今日,⒏ON柵極介電層還是45nm以上CMOS技術(shù)主流的柵極材料。在可預(yù)見的將來,氮氧化硅柵極氧化介電層會在現(xiàn)有技術(shù)基礎(chǔ)上,不斷提高工藝制程的控制水平,比如用較溫和的等離子體來實現(xiàn)氮摻雜,以減少氮穿透⒏02到達硅襯底并降低⒏ON/⒊界面的損傷;又比如通過設(shè)備硬仵的改進來提高摻氮濃度和介電層厚度的均一性。跟高介電常數(shù)柵極氧化層和金屬電極比,⒏ON制程具有工藝簡單成熟,生產(chǎn)成本低,重現(xiàn)性好等技術(shù)優(yōu)點。工程技術(shù)人員一方面在努力嘗試將它繼續(xù)延伸到下一代CMOS技術(shù)節(jié)點,如32nm和28nm[16],另一方面也在不斷地拓寬它的應(yīng)用,如作為32nm及以下技術(shù)節(jié)點高介電材料和硅底材的中間層[17]。當(dāng)然,每種技術(shù)工藝都有它的局限性,當(dāng)純粹的SiON柵極介電層物理厚度降低到小于12~14A時,從柵極到硅襯底的直接隧穿漏電流已經(jīng)大到直接影響器件的動態(tài)、靜態(tài)功耗,并決定了器件的可靠性,高介電材料取代氮氧化硅成為新的柵極氧化介電層也已經(jīng)成為歷史的必然。