介紹

   ⒛07年1月27日,Intel公司宣布在45nm技術(shù)節(jié)點(diǎn)采用高乃介質(zhì)和金屬柵極并進(jìn)人量產(chǎn), NCP1377DER2G這是自20世紀(jì)60年代末引人多晶硅柵極后晶體管技術(shù)的最大變化。很快地,IBM公司于2007年1月30日也宣布用于生產(chǎn)的高乃介質(zhì)和金屬柵極技術(shù)。在32nm和28nm技術(shù)節(jié)點(diǎn),已經(jīng)有越來(lái)越多的公司采用這一技術(shù)。

   為什么要采用高乃柵極介質(zhì)呢?

   器件尺寸按摩爾定律的要求不斷縮小,柵極介質(zhì)的厚度不斷減薄,但柵極的漏電流也隨之增大。在5.0nm以下,Sio2作為柵極介質(zhì)所產(chǎn)生的漏電流已無(wú)法接受,這是由電子的直接隧穿效應(yīng)造成的。對(duì)SiO2進(jìn)行氮化,生成⒊ON可以使這一問(wèn)題得以改善,但是在90nm節(jié)點(diǎn)后,如圖4.6所示,由于柵極漏電流過(guò)大,即使采用Si()N也難以繼續(xù)減薄了(11~12A)。