不同結(jié)構(gòu)下的電子遷移率
發(fā)布時(shí)間:2017/10/18 20:55:59 訪問次數(shù):873
另外一個(gè)問題是器件的電遷移率的降低,這是由于高乃介質(zhì)的表面聲子散射造成的(見圖4,9)。 NCP1396ADR2G因?yàn)楦吣私橘|(zhì)的高的乃值得益于其偶極性分子結(jié)構(gòu),但這種分子結(jié)構(gòu)容易產(chǎn)生振動。在和硅的界面上,偶極性分子的振動被傳遞到硅原子,造成晶格振動(聲子)并進(jìn)而影響電子的正常運(yùn)動,導(dǎo)致遷移率的降低。
圖4,9 不同結(jié)構(gòu)下的電子遷移率
問題的解決方法之一是采用金屬代替多晶硅作為柵極,這樣既可以避免HK)2和多晶硅界面上缺陷態(tài)的產(chǎn)生,同時(shí)金屬柵極的高的電子密度,可以把偶極性分子的振動屏蔽掉,從而提高器件的通道內(nèi)的遷移率(見圖4.9)。
如前所述,HfO2族的高乃介質(zhì)是目前最好的替代SlO2/SlON的選擇。根據(jù)工藝整合的不同,主要有先柵極和后柵極兩種路線,在后柵極中又有先高虍和后高虍兩種不同方法(在金屬柵極章節(jié)內(nèi)詳述),其主要區(qū)別在于高乃介質(zhì)是否經(jīng)歷源/漏的高溫?zé)崽幚?/span>(1050℃)。純的Hf02具有較高的虍值(25),但缺點(diǎn)是無法承受高溫。在溫度超過500℃,Hf02會發(fā)生晶化,產(chǎn)生晶界缺陷,同時(shí)晶化還會造成表面粗糙度的增加,這都會引起漏電流的增加,從而影響器件的性能。所以純的HfO2只適合應(yīng)用于后柵極后高慮的整合路線。可以通過對Hfo2進(jìn)行摻雜來改善它的高溫性能,如摻Si或氮化,形成Hsi()/H⒗iON。但這樣都會降低介質(zhì)的乃值(15),從而影響EOT的降低。
另外一個(gè)問題是器件的電遷移率的降低,這是由于高乃介質(zhì)的表面聲子散射造成的(見圖4,9)。 NCP1396ADR2G因?yàn)楦吣私橘|(zhì)的高的乃值得益于其偶極性分子結(jié)構(gòu),但這種分子結(jié)構(gòu)容易產(chǎn)生振動。在和硅的界面上,偶極性分子的振動被傳遞到硅原子,造成晶格振動(聲子)并進(jìn)而影響電子的正常運(yùn)動,導(dǎo)致遷移率的降低。
圖4,9 不同結(jié)構(gòu)下的電子遷移率
問題的解決方法之一是采用金屬代替多晶硅作為柵極,這樣既可以避免HK)2和多晶硅界面上缺陷態(tài)的產(chǎn)生,同時(shí)金屬柵極的高的電子密度,可以把偶極性分子的振動屏蔽掉,從而提高器件的通道內(nèi)的遷移率(見圖4.9)。
如前所述,HfO2族的高乃介質(zhì)是目前最好的替代SlO2/SlON的選擇。根據(jù)工藝整合的不同,主要有先柵極和后柵極兩種路線,在后柵極中又有先高虍和后高虍兩種不同方法(在金屬柵極章節(jié)內(nèi)詳述),其主要區(qū)別在于高乃介質(zhì)是否經(jīng)歷源/漏的高溫?zé)崽幚?/span>(1050℃)。純的Hf02具有較高的虍值(25),但缺點(diǎn)是無法承受高溫。在溫度超過500℃,Hf02會發(fā)生晶化,產(chǎn)生晶界缺陷,同時(shí)晶化還會造成表面粗糙度的增加,這都會引起漏電流的增加,從而影響器件的性能。所以純的HfO2只適合應(yīng)用于后柵極后高慮的整合路線。可以通過對Hfo2進(jìn)行摻雜來改善它的高溫性能,如摻Si或氮化,形成Hsi()/H⒗iON。但這樣都會降低介質(zhì)的乃值(15),從而影響EOT的降低。
上一篇:高K介質(zhì)的選擇
上一篇:高比介質(zhì)的沉積方法
熱門點(diǎn)擊
- 具有(110)晶面取向的襯底比具有(100)
- 等效柵氧厚度的微縮
- 常用的焊錫種類有哪些?
- TIN制程
- RCdelay對器件運(yùn)算速度的影響
- 最后才用磷酸將氮化硅一次性去除
- 刻蝕半導(dǎo)體硅材料層和部分埋入電介質(zhì)層(BOX
- 大面積覆銅需要注意以下問題
- 剝頭
- 應(yīng)力記憶技術(shù)
推薦技術(shù)資料
- 滑雪繞樁機(jī)器人
- 本例是一款非常有趣,同時(shí)又有一定調(diào)試難度的玩法。EDE2116AB... [詳細(xì)]