從90nm技術(shù)節(jié)點(diǎn)開(kāi)始,應(yīng)力引人載流子遷移率增強(qiáng)的各種技術(shù)已經(jīng)逐漸地出現(xiàn)在CMOS制造中。 PHE450MB5330JR17T0如前面的章節(jié)所述.對(duì)于NMOS,SMT已經(jīng)用來(lái)改善電子遷移率。對(duì)于PMOS,用在源/漏F×嵌入SiGe的方法,引人r局部壓縮應(yīng)變。應(yīng)力近臨技術(shù)(SPT)貝刂指的是自對(duì)準(zhǔn)硅化物完成后,CESI'(接觸孔刻蝕停止層)形成前的側(cè)墻去除。已經(jīng)證明了CESI' 接近度的增強(qiáng)和最大化的應(yīng)力從CEsI'傳遞到溝道。除了遷移率的改善外,sPTL2s還擴(kuò)大了后續(xù)層間介質(zhì)間隙填充的工藝窗口。

   圖8.55說(shuō)明了兩個(gè)典型的SPT I藝。在源/漏注人和退火時(shí),側(cè)墻不僅用來(lái)控制短溝效應(yīng),也用來(lái)使自對(duì)準(zhǔn)硅化物和柵之問(wèn)保持適當(dāng)?shù)木嚯x,防止結(jié)漏電。在做sPT工藝時(shí),NO側(cè)墻的SiN區(qū)域被全部或者部分去除。在部分SPT中,剩余的siN層寬度是SP'Γ前寬度的30%~60%之問(wèn)。去除量由集成的要求所決定。傘側(cè)墻去除使得溝道和應(yīng)力層的距離最短,然而它也使得柵到漏的距離最短。這有可能會(huì)增加寄枉電容(米勒電容),特別是在圖形稠密之處。囚此,部分sPT是一個(gè)折中的解決方案。另外.部分和令sPT刻蝕都需要進(jìn)行優(yōu)化,以便將自對(duì)準(zhǔn)硅化物的損傷減到最小.避免電阻增加。