干擾是如何導致被測產(chǎn)品復位的呢?經(jīng)過仔細檢查被測產(chǎn)品的PCB之后發(fā)現(xiàn),該PCB中CPU的復位控匍線布置在PCB的邊緣,并且在GND平面之外,如圖6.76所示。JS28F128J3F75A再來解釋一下為何布置在PCB邊緣的印制線比較容易受到干擾,則應該從PCB中的印制線與參考接地板之間的寄生電容談起。印制線與參考接地板之間存在寄生電容,將使PCB中的印制信號線受到干擾。共模干擾電壓干擾PCB中印制線原理圖如圖6.77所示。從圖中可以看出,當共模干擾(相對與參考接地板的共模干擾電壓)進入GND后,會在PCB中的印制線和GND之間產(chǎn)生一個干擾電壓。這個千擾電壓不但與印制線和PCB GND之間的阻抗(圖6.77中的Z)有關,還與PCB中印制線和參考接地板之間的寄生電容有關。假設印制線與PCB板GND之間的阻抗z不變,則當印制線與參考接地板之間的寄生電容越大時,在印制線與PCB GND之間的干擾電壓σi越大,這個電壓與PCB中的正常I作電壓相疊加,將直接影響PCB中的工作電路.

    圖6.77被測產(chǎn)品局部PCB布線

   由印制線與參考接地板之間的寄生電容計算式(6,3)可知,印制線與參考接地板之間寄生電容的大小取決于印制線與參考接地板之間的距離(式(6.3)中的H)和印制線與參考接地板之間形成電場的等效面積(式(6.3)中的S).