模數(shù)轉(zhuǎn)換器(ADC)可以選擇，數(shù)字?jǐn)?shù)據(jù)輸出類(lèi)型是選擇過(guò)程中需要考慮的一項(xiàng)重要參數(shù)。目前，高速轉(zhuǎn)換器三種最常用的數(shù)字輸出是互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)、低壓差分信號(hào)(LVDS)和電流模式邏輯(CML)。ADC中每種數(shù)字輸出類(lèi)型都各有優(yōu)劣，設(shè)計(jì)人員應(yīng)根據(jù)特定應(yīng)用仔細(xì)考慮。

這些因素取決于ADC的采樣速率和分辨率、輸出數(shù)據(jù)速率、系統(tǒng)設(shè)計(jì)的電源要求，以及其他因素。每種輸出類(lèi)型的電氣規(guī)格，及其適合特定應(yīng)用的具體特點(diǎn)。我們將從物理實(shí)現(xiàn)、效率以及最適合每種類(lèi)型的應(yīng)用這些方面來(lái)對(duì)比這些不同類(lèi)型的輸出。

CMOS數(shù)字輸出驅(qū)動(dòng)器,在采樣速率低于200 MSPS的ADC中，CMOS是很常見(jiàn)的數(shù)字輸出。典型的CMOS驅(qū)動(dòng)器由兩個(gè)晶體管(一個(gè)NMOS和一個(gè)PMOS)組成，連接在電源(VDD)和地之間。這種結(jié)構(gòu)會(huì)導(dǎo)致輸出反轉(zhuǎn)，背對(duì)背結(jié)構(gòu)作為替代方法，避免輸出反轉(zhuǎn)。

ADC可以實(shí)現(xiàn)更高的動(dòng)態(tài)范圍。過(guò)采樣的工作原理是假設(shè)噪聲源不相關(guān)且均值為零，這是因?yàn)闃颖緦自肼曇暈轭l譜中均勻分布的噪聲，或者將以相鄰代碼為中心的高斯噪聲分布視為可通過(guò)平均來(lái)降低的信號(hào)。

使用AD7380所生成的快速傅立葉變換(FFT)曲線(xiàn)示例，分兩種情況：無(wú)過(guò)采樣和應(yīng)用滾動(dòng)平均過(guò)采樣，OSR = 8。

利用AD7380改善噪聲,本底噪聲有顯著改善，這與SNR的增加是一致的。在使能正常平均過(guò)采樣和滾動(dòng)平均過(guò)采樣的情況下，SNR分別提高到96 dB和95 dB。

AD7380 SNR與過(guò)采樣率的關(guān)系,要評(píng)估應(yīng)用過(guò)采樣技術(shù)所獲得的SNR改善情況，請(qǐng)使用以下公式：

其中：

N為ADC分辨率。

fs為采樣頻率。

BW為目標(biāo)帶寬。

輸出為低阻抗時(shí)，CMOS輸出驅(qū)動(dòng)器的輸入為高阻抗。在驅(qū)動(dòng)器的輸入端，由于柵極與導(dǎo)電材料之間經(jīng)柵極氧化層隔離，兩個(gè)CMOS晶體管的柵極阻抗極高。輸入端阻抗范圍可達(dá)kΩ至MΩ級(jí)。在驅(qū)動(dòng)器輸出端，阻抗由漏電流ID控制，該電流通常較小。此時(shí)，阻抗通常小于幾百Ω。CMOS的電平擺幅大約在VDD和地之間，因此可能會(huì)很大，具體取決于VDD幅度。

典型CMOS數(shù)字輸出驅(qū)動(dòng)器,由于輸入阻抗較高，輸出阻抗較低，CMOS的優(yōu)勢(shì)之一在于通�？梢杂靡粋�(gè)輸出驅(qū)動(dòng)多個(gè)CMOS輸入。CMOS的另一個(gè)優(yōu)勢(shì)是低靜態(tài)電流。唯一出現(xiàn)較大電流的情況是CMOS驅(qū)動(dòng)器上發(fā)生切換時(shí)。

無(wú)論驅(qū)動(dòng)器處于低電平(拉至地)還是高電平(拉至VDD)，驅(qū)動(dòng)器中的電流都極小。但是，當(dāng)驅(qū)動(dòng)器從低電平切換到高電平或從高電平切換到低電平時(shí)，VDD與地之間會(huì)暫時(shí)出現(xiàn)低阻抗路徑。

(素材來(lái)源：21ic.如涉版權(quán)請(qǐng)聯(lián)系刪除。特別感謝）