HS4x處理器提供單核、雙核和四核配置，速度最高可達(dá)到每集群24,000 DMIPS。HS46和HS48提供指令和數(shù)據(jù)緩存(每個(gè)緩存高達(dá)64 KB)，完全支持一級(jí)(L1)緩存一致性。

Siemens 業(yè)務(wù)部門(mén) Mentor 今天宣布推出業(yè)內(nèi)最全面和高效的針對(duì)先進(jìn) IC 封裝設(shè)計(jì)的解決方案 — Xpedition® 高密度先進(jìn)封裝 (HDAP) 流程。這一全面的端到端解決方案結(jié)合了 Mentor® Xpedition、HyperLynx® 和 Calibre® 技術(shù)，實(shí)現(xiàn)了快速的樣機(jī)制作和 GDS Signoff。

HDAP 方法和技術(shù)，全新 Mentor IC 封裝設(shè)計(jì)流程提供了更快速、更優(yōu)質(zhì)的結(jié)果。

FOWLP 在 2015 年至 2020 年內(nèi)的增長(zhǎng)率將達(dá)到驚人的 82%，F(xiàn)OWLP 會(huì)干擾傳統(tǒng)的設(shè)計(jì)和制造供應(yīng)鏈。與其他高密度先進(jìn)封裝技術(shù)一樣，它將推動(dòng)對(duì)設(shè)備與封裝協(xié)同設(shè)計(jì)以及新流程的需求，如 Mentor HDAP 解決方案。

獨(dú)一無(wú)二的 HDAP 集成、樣機(jī)制作和封裝設(shè)計(jì)技術(shù),新的 HDAP 流程引入了兩項(xiàng)獨(dú)特的技術(shù)。第一個(gè)是 Xpedition Substrate Integrator 工具，它是一個(gè)圖形化、快速的虛擬原型設(shè)計(jì)環(huán)境，能夠探索異構(gòu) IC 并將其與中介層、封裝和 PCB 集成。

封裝設(shè)計(jì)師可使用 HyperLynx FAST 3D 場(chǎng)解析器進(jìn)行提取和分析，進(jìn)行 SI/PI 3D 模型仿真。HyperLynx DRC 工具可輕松識(shí)別和解決基底級(jí)別的 DRC 錯(cuò)誤，通常能夠在最終流片和 Signoff 驗(yàn)證之前發(fā)現(xiàn) 80%-90% 的問(wèn)題。

Calibre® 3DSTACK 技術(shù)與 Xpedition Package Designer 工具集成之后，Calibre 3DSTACK 技術(shù)可提供 2.5D/3D 封裝物理驗(yàn)證。IC 封裝設(shè)計(jì)師可以在任何工藝節(jié)點(diǎn)對(duì)整個(gè)多芯片系統(tǒng)進(jìn)行設(shè)計(jì)規(guī)則檢查 (DRC) 和布局與原理圖 (LVS) 檢查，而無(wú)需破壞現(xiàn)有工具流程或要求新的數(shù)據(jù)格式，從而極大地減少了流片時(shí)間。

(素材來(lái)源：21IC.如涉版權(quán)請(qǐng)聯(lián)系刪除。特別感謝）