基于大數(shù)據(jù)挖掘和人工智能算法的先進(jìn)時(shí)序分析和優(yōu)化引擎，可以快速處理海量設(shè)計(jì)數(shù)據(jù)，支持AOCV/POCV/SBOCV等條件，基于時(shí)序路徑分析，提供更加準(zhǔn)確的時(shí)序信息和優(yōu)化方案;先進(jìn)的物理分析引擎，支持先進(jìn)工藝下的物理約束，更好的處理布線擁擠問題，可以針對復(fù)雜層次化設(shè)計(jì)中邏輯管腳上的時(shí)序違反進(jìn)行優(yōu)化。

強(qiáng)大的時(shí)序檢查及交互式ECO功能，幫助用戶快速修復(fù)最后階段的hot-path。卓越的圖形用戶界面設(shè)計(jì)，強(qiáng)調(diào)用戶體驗(yàn)，方便瀏覽版圖和檢查時(shí)序路徑，完成交互式ECO的操作，并獲得所見即所得的可視化結(jié)果報(bào)告。

通過集成Innovus™ 設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)，設(shè)計(jì)師可以在流程的不同階段運(yùn)行Pegasus驗(yàn)證系統(tǒng)并執(zhí)行各項(xiàng)檢查，主要包括：簽核DRC和多重曝光分解;執(zhí)行色彩平衡校驗(yàn)以提升良率;填充時(shí)序感知金屬以減少時(shí)序收斂迭代;工程設(shè)計(jì)更改(ECO)期間的增量DRC和金屬填充以縮短周轉(zhuǎn)時(shí)間;以及全芯片DRC。

全新時(shí)序優(yōu)化解決方案ICExplorer-XTop 和SPICE級別快速準(zhǔn)確Silicon-aware Timing Sign-off解決方案ICExplorer-XTime。上述方案可有效提升SOC設(shè)計(jì)效率，使芯片在性能、功耗與面積上取得最佳表現(xiàn)并顯著提升成品率。

基于FPGA的新一代原型驗(yàn)證平臺，業(yè)界領(lǐng)先的Cadence 驗(yàn)證套件家族新成員

設(shè)計(jì)初始啟動時(shí)間平均縮短 80%

Protium S1與Palladium Z1企業(yè)級仿真平臺前端流程一致，容易實(shí)施和快速啟動

支持的設(shè)計(jì)規(guī)模較上一代產(chǎn)品提高6倍

全新基于FPGA的Protium™ S1原型驗(yàn)證平臺。借由創(chuàng)新的實(shí)現(xiàn)算法，平臺可顯著提高工程生產(chǎn)效率。Protium S1與Cadence® Palladium® Z1企業(yè)級仿真平臺前端一致，初始設(shè)計(jì)啟動速度較傳統(tǒng)FPGA原型平臺提升80%。Protium S1采用Xilinx® Virtex™ UltraScale™ FPGA技術(shù)，設(shè)計(jì)容量比上一代平臺提升6倍，性能提高2倍。產(chǎn)品正式發(fā)布之前，Protium S1已被網(wǎng)絡(luò)、消費(fèi)者類和存儲類市場多家廠商先期采用。