大家不用擔(dān)心 我覺得目前systemverilog 更適合驗(yàn)證 真正的能用于綜合的 我覺得還得很多年 況且大家考慮這樣一個(gè)事實(shí) 就是公司也要考慮成本啊 一般的20mhz項(xiàng)目用verilog就已經(jīng)很好了 他們?yōu)槭裁催�要花很多的錢買新的licence呢 我覺得 等芯片過渡到0.13以下的時(shí)候 可能才會(huì)大量淘汰舊的軟件�；蛘吒骷夜镜男酒T數(shù)有量的飛躍。當(dāng)然 當(dāng)然systemveriog能用綜合的成熟估計(jì)也得幾年吧。

我現(xiàn)在上班用的電腦破阿�。�！ windows是用的pii的 workstation 是1990的出的 可能已經(jīng)適當(dāng)升過級(jí)？？這樣的機(jī)器我目前的公司還不少，當(dāng)然都是給新手用的 我們用的verilogxl的版本事2000的 從這些情況來看 我覺得大家不用太擔(dān)心，學(xué)systemverilog也罷 不學(xué)也罷 學(xué)會(huì)verilog的真正的思想才是最重要的，我覺得的軟件工程師不會(huì)那么容易取代我們的，因?yàn)閐c畢竟還是軟件么 我們的程序要適應(yīng)dc 這就是我們的要求的代碼的風(fēng)格之一 design for systhesis dan單憑這一點(diǎn)就夠軟件的同行好好想想了 所以大家就不用太擔(dān)心了 呵呵