在傳統(tǒng)的設(shè)計(jì)方法中，當(dāng)設(shè)計(jì)工程師設(shè)計(jì)一個(gè)新的硬件、一個(gè)新的數(shù)字電路或一個(gè)數(shù)字邏輯
系統(tǒng)時(shí)，他或許在cae 工作站上做設(shè)計(jì)，為了能在cae工作站做設(shè)計(jì)，設(shè)計(jì)者必須為設(shè)計(jì)畫一張
線路圖，通常地，線路圖是由表示信號的線和表示基本設(shè)計(jì)單元的符號連在一起組成線路圖，符
號取自設(shè)計(jì)者用于構(gòu)造線路圖的零件庫。若設(shè)計(jì)者是用標(biāo)準(zhǔn)邏輯器件（如74系列等）做板極設(shè)計(jì)
線路圖，那么在線路圖中，符號取自標(biāo)準(zhǔn)邏輯零件符號庫；若設(shè)計(jì)是進(jìn)行asic設(shè)計(jì)，則這些符號
取自asic庫的可用的專用宏單元。這就是傳統(tǒng)的原理圖設(shè)計(jì)方法。

對線路圖的邏輯優(yōu)化，設(shè)計(jì)者或許利用一些eda工具或者人工地進(jìn)行邏輯的布爾函數(shù)邏輯優(yōu)
化。為了能夠?qū)υO(shè)計(jì)進(jìn)行驗(yàn)證，設(shè)計(jì)者必須通過搭個(gè)硬件平臺（如電路板），對設(shè)計(jì)進(jìn)行驗(yàn)證。

隨著電子設(shè)計(jì)技術(shù)的飛速發(fā)展，設(shè)計(jì)的集成度、復(fù)雜度越來越高，傳統(tǒng)的設(shè)計(jì)方法已滿足不
了設(shè)計(jì)的要求，因此要求能夠借助當(dāng)今先進(jìn)的eda工具，使用一種描述語言，對數(shù)字電路和數(shù)字
邏輯系統(tǒng)能夠進(jìn)行形式化的描述，這就是硬件描述語言。

硬件描述語言hdl（hardware description language ）是一種用形式化方法來描述數(shù)字電路和
數(shù)字邏輯系統(tǒng)的語言。數(shù)字邏輯電路設(shè)計(jì)者可利用這種語言來描述自己的設(shè)計(jì)思想，然后利用
eda工具進(jìn)行仿真，再自動(dòng)綜合到門級電路，最后用asic或fpga實(shí)現(xiàn)其功能。舉個(gè)例子，在傳統(tǒng)
的設(shè)計(jì)方法中，對2輸入的與門，我們可能需到標(biāo)準(zhǔn)器件庫中調(diào)個(gè)74系列的器件出來，但在硬件描
述語言中，“& ”就是一個(gè)與門的形式描述，“c = a & b”就是一個(gè)2輸入與門的描述。而“and

”就是一個(gè)與門器件。
硬件描述語言發(fā)展至今已有二十多年歷史，當(dāng)今業(yè)界的標(biāo)準(zhǔn)中（ieee標(biāo)準(zhǔn)）主要有vhdl和
verilog hdl 這兩種硬件描述語言。