MOS晶的閾值電壓VT
發(fā)布時(shí)間:2008/6/5 0:00:00 訪問(wèn)次數(shù):3823
閾值電壓vt是mos晶體管的一個(gè)重要的電參數(shù),也是在制造工藝中的重要控制參數(shù)。vt的大小以及一致性對(duì)電路乃至 集成系統(tǒng)的性能具有決定性的影響。哪些因素將對(duì)mos晶體管的閾值電壓值產(chǎn)生影響呢? 閾值電壓的數(shù)學(xué)表達(dá)式是:
式中±號(hào)對(duì)nmos管取負(fù)號(hào),而對(duì)pmos管取正號(hào)。
式中 qox 為柵氧化層中固定正電荷密度;
qss為柵氧化層中可動(dòng)正電荷密度;
cox為單位面積柵氧化層電容,與柵氧化層厚度tox成反比;
qb為襯底摻雜雜質(zhì)濃度(耗盡層中電荷 ),nmos管采用p型硅為襯底,此值為負(fù),pmos管采用n型硅為襯底,此值為正;
2φf(shuō)為決定強(qiáng)反型條件的2倍體內(nèi)費(fèi)米勢(shì), nmos管采用p型硅為襯底,此值為負(fù),pmos管采用n型硅為襯底,此值為正;
φms為金屬半導(dǎo)體功函數(shù)差,
鋁柵工藝為-0.3v,硅柵工藝為+0.8v。
可見(jiàn)對(duì)鋁柵工藝的pmos晶體管該式為負(fù)值,即增強(qiáng)型pmos晶體管很容易得到;而為了得到增強(qiáng)型nmos晶體管則要求第3項(xiàng)和第4項(xiàng)之和,大于第1項(xiàng)和第2項(xiàng)之和。
第一個(gè)影響閾值電壓的因素是作為介質(zhì)的二氧化硅(柵氧化層)中的電荷qss以及電荷的性質(zhì)。這種電荷通常是由多種原因產(chǎn)生的,其中的一部分帶正電,一部分帶負(fù)電,其凈電荷的極性顯然會(huì)對(duì)襯底表面產(chǎn)生電荷感應(yīng),從而影響反型層的形成,或者是使器件耗盡,或者是阻礙反型層的形成。qss通常為可動(dòng)正電荷。
第二個(gè)影響閾值電壓的因素是襯底的摻雜濃度。從前面的分析可知,要在襯底的上表面產(chǎn)生反型層,必須施加能夠?qū)⒈砻婧谋M并且形成襯底少數(shù)載流子的積累的柵源電壓,這個(gè)電壓的大小與襯底的摻雜濃度有直接的關(guān)系。襯底摻雜濃度(qb)越低,多數(shù)載流子的濃度也越低,使襯底表面耗盡和反型所需要的電壓vgs越小。
所以,襯底摻雜濃度是一個(gè)重要的參數(shù),襯底摻雜濃度越低,器件的閾值電壓數(shù)值將越小,反之則閾值電壓值越高。對(duì)于一個(gè)成熟穩(wěn)定的工藝和器件基本結(jié)構(gòu),器件閾值電壓的調(diào)整,主要通過(guò)改變襯底摻雜濃度或襯底表面摻雜濃度進(jìn)行。襯底表面摻雜濃度的調(diào)整是通過(guò)離子注入雜質(zhì)離子進(jìn)行。
第三個(gè)影響閾值電壓的因素是由柵氧化層厚度tox決定的單位面積柵電容的大小。
單位面積柵電容與柵氧化層厚度tox的關(guān)系由下式?jīng)Q定:
式中 是二氧化硅柵氧化層的介電常數(shù),
是二氧化硅柵氧化層的厚度。
顯而易見(jiàn),單位面積柵電容越大,電荷數(shù)量變化對(duì)vgs的變化越敏感,器件的閾值電壓則越小。
實(shí)際的效應(yīng)是,柵氧化層的厚度越薄,單位面積柵電容越大,相應(yīng)的閾值電壓數(shù)值越低。但因?yàn)闁叛趸瘜釉奖,氧化層中的?chǎng)強(qiáng)越大,因此,柵氧化層的厚度受到氧化層擊穿電壓的限制。選用其他介質(zhì)材料做柵介質(zhì)是當(dāng)前工藝中的一個(gè)方向。例如選用氮氧化硅 sinxoy 替代二氧化硅是一個(gè)微電子技術(shù)的發(fā)展方向。正在研究其它具有高介電常數(shù)的材料,稱為高k柵絕緣介質(zhì)。
第四個(gè)對(duì)器件閾值電壓具有重要影響的參數(shù)是柵材料與硅襯底的功函數(shù)差φms的數(shù)值,這和柵材料性質(zhì)以及襯底的摻雜類型有關(guān),在一定的襯底摻雜條件下,柵極材料類型和柵極摻雜條件都將改變閾值電壓。對(duì)于以多晶硅為柵極的器件,器件的閾值電壓因多晶硅的摻雜類型以及摻雜濃度而發(fā)生變化。
可見(jiàn),在正常條件下,很容易得到增強(qiáng)型pmos管。為了制得增強(qiáng)型nmos管,則需注意減少qss、qox,增加qb。采用硅柵工藝對(duì)制做增強(qiáng)型nmos管和絕對(duì)值小的增強(qiáng)型pmos管有利。
小結(jié):影響mos晶的閾值電壓vt 的因素:
第一個(gè)影響閾值電壓的因素是作為介質(zhì)的二氧化硅(柵氧化層)中的電荷qss以及電荷的性質(zhì)。
第二個(gè)影響閾值電壓的因素是襯底的摻雜濃度qb。
第三個(gè)影響閾值電壓的因素是由柵氧化層厚度tox決定的單位面積柵電容的大小。
第四個(gè)對(duì)器件閾值電壓具有重要影響的參數(shù)是柵材料與硅襯底的功函數(shù)差φms的數(shù)值。
鋁柵的φms為-0.3v,硅柵為+0.8v。所以硅柵nmos器件相對(duì)于鋁柵nmos器件容易獲得增強(qiáng)型器件。
閾值電壓vt是mos晶體管的一個(gè)重要的電參數(shù),也是在制造工藝中的重要控制參數(shù)。vt的大小以及一致性對(duì)電路乃至 集成系統(tǒng)的性能具有決定性的影響。哪些因素將對(duì)mos晶體管的閾值電壓值產(chǎn)生影響呢? 閾值電壓的數(shù)學(xué)表達(dá)式是:
式中±號(hào)對(duì)nmos管取負(fù)號(hào),而對(duì)pmos管取正號(hào)。
式中 qox 為柵氧化層中固定正電荷密度;
qss為柵氧化層中可動(dòng)正電荷密度;
cox為單位面積柵氧化層電容,與柵氧化層厚度tox成反比;
qb為襯底摻雜雜質(zhì)濃度(耗盡層中電荷 ),nmos管采用p型硅為襯底,此值為負(fù),pmos管采用n型硅為襯底,此值為正;
2φf(shuō)為決定強(qiáng)反型條件的2倍體內(nèi)費(fèi)米勢(shì), nmos管采用p型硅為襯底,此值為負(fù),pmos管采用n型硅為襯底,此值為正;
φms為金屬半導(dǎo)體功函數(shù)差,
鋁柵工藝為-0.3v,硅柵工藝為+0.8v。
可見(jiàn)對(duì)鋁柵工藝的pmos晶體管該式為負(fù)值,即增強(qiáng)型pmos晶體管很容易得到;而為了得到增強(qiáng)型nmos晶體管則要求第3項(xiàng)和第4項(xiàng)之和,大于第1項(xiàng)和第2項(xiàng)之和。
第一個(gè)影響閾值電壓的因素是作為介質(zhì)的二氧化硅(柵氧化層)中的電荷qss以及電荷的性質(zhì)。這種電荷通常是由多種原因產(chǎn)生的,其中的一部分帶正電,一部分帶負(fù)電,其凈電荷的極性顯然會(huì)對(duì)襯底表面產(chǎn)生電荷感應(yīng),從而影響反型層的形成,或者是使器件耗盡,或者是阻礙反型層的形成。qss通常為可動(dòng)正電荷。
第二個(gè)影響閾值電壓的因素是襯底的摻雜濃度。從前面的分析可知,要在襯底的上表面產(chǎn)生反型層,必須施加能夠?qū)⒈砻婧谋M并且形成襯底少數(shù)載流子的積累的柵源電壓,這個(gè)電壓的大小與襯底的摻雜濃度有直接的關(guān)系。襯底摻雜濃度(qb)越低,多數(shù)載流子的濃度也越低,使襯底表面耗盡和反型所需要的電壓vgs越小。
所以,襯底摻雜濃度是一個(gè)重要的參數(shù),襯底摻雜濃度越低,器件的閾值電壓數(shù)值將越小,反之則閾值電壓值越高。對(duì)于一個(gè)成熟穩(wěn)定的工藝和器件基本結(jié)構(gòu),器件閾值電壓的調(diào)整,主要通過(guò)改變襯底摻雜濃度或襯底表面摻雜濃度進(jìn)行。襯底表面摻雜濃度的調(diào)整是通過(guò)離子注入雜質(zhì)離子進(jìn)行。
第三個(gè)影響閾值電壓的因素是由柵氧化層厚度tox決定的單位面積柵電容的大小。
單位面積柵電容與柵氧化層厚度tox的關(guān)系由下式?jīng)Q定:
式中 是二氧化硅柵氧化層的介電常數(shù),
是二氧化硅柵氧化層的厚度。
顯而易見(jiàn),單位面積柵電容越大,電荷數(shù)量變化對(duì)vgs的變化越敏感,器件的閾值電壓則越小。
實(shí)際的效應(yīng)是,柵氧化層的厚度越薄,單位面積柵電容越大,相應(yīng)的閾值電壓數(shù)值越低。但因?yàn)闁叛趸瘜釉奖,氧化層中的?chǎng)強(qiáng)越大,因此,柵氧化層的厚度受到氧化層擊穿電壓的限制。選用其他介質(zhì)材料做柵介質(zhì)是當(dāng)前工藝中的一個(gè)方向。例如選用氮氧化硅 sinxoy 替代二氧化硅是一個(gè)微電子技術(shù)的發(fā)展方向。正在研究其它具有高介電常數(shù)的材料,稱為高k柵絕緣介質(zhì)。
第四個(gè)對(duì)器件閾值電壓具有重要影響的參數(shù)是柵材料與硅襯底的功函數(shù)差φms的數(shù)值,這和柵材料性質(zhì)以及襯底的摻雜類型有關(guān),在一定的襯底摻雜條件下,柵極材料類型和柵極摻雜條件都將改變閾值電壓。對(duì)于以多晶硅為柵極的器件,器件的閾值電壓因多晶硅的摻雜類型以及摻雜濃度而發(fā)生變化。
可見(jiàn),在正常條件下,很容易得到增強(qiáng)型pmos管。為了制得增強(qiáng)型nmos管,則需注意減少qss、qox,增加qb。采用硅柵工藝對(duì)制做增強(qiáng)型nmos管和絕對(duì)值小的增強(qiáng)型pmos管有利。
小結(jié):影響mos晶的閾值電壓vt 的因素:
第一個(gè)影響閾值電壓的因素是作為介質(zhì)的二氧化硅(柵氧化層)中的電荷qss以及電荷的性質(zhì)。
第二個(gè)影響閾值電壓的因素是襯底的摻雜濃度qb。
第三個(gè)影響閾值電壓的因素是由柵氧化層厚度tox決定的單位面積柵電容的大小。
第四個(gè)對(duì)器件閾值電壓具有重要影響的參數(shù)是柵材料與硅襯底的功函數(shù)差φms的數(shù)值。
鋁柵的φms為-0.3v,硅柵為+0.8v。所以硅柵nmos器件相對(duì)于鋁柵nmos器件容易獲得增強(qiáng)型器件。
熱門點(diǎn)擊
- 素晶胞與復(fù)晶胞(體心晶胞、面心晶胞和底心晶胞
- 納米技術(shù)材料
- 關(guān)于 .cdsenv 的小技巧
- `celldefine 和 `endcell
- 測(cè)試硬件簡(jiǎn)介---探針卡(prober ca
- MOS晶的閾值電壓VT
- MOS晶體管的襯底偏置效應(yīng)
- 畫standard cell的注意點(diǎn)
- 什么是載流子遷移率及遷移率影響芯片的那些性能
- 晶胞中原子的坐標(biāo)與計(jì)數(shù)
推薦技術(shù)資料
- 羅盤誤差及補(bǔ)償
- 造成羅盤誤差的主要因素有傳感器誤差、其他磁材料干擾等。... [詳細(xì)]
- MOSFET 電感單片降壓開(kāi)關(guān)模式變換器優(yōu)勢(shì)
- SiC MOSFET 和 IG
- 新型 電隔離無(wú)芯線性霍爾效應(yīng)電
- 業(yè)界超小絕對(duì)位置編碼器技術(shù)參數(shù)設(shè)計(jì)
- 高帶寬、更高分辨率磁角度傳感技術(shù)應(yīng)用探究
- MagAlpha 角度位置傳感
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究