cadence公司的soc encounter gxl是可以在設(shè)計流程的不同階段提供良品率分析和優(yōu)化的工具。它能提供多模式和多角度的時序分析，并且最終可實現(xiàn)完整的統(tǒng)計時序分析，此外還具有時鐘網(wǎng)格綜合功能。

cadence設(shè)計系統(tǒng)公司承認,大批設(shè)計師不會購買其高端encounter gxl系列工具，這種具有“良品率意識”的ic實現(xiàn)流程主要瞄準65nm及以下的設(shè)計。但是一小部分超大型設(shè)計加在一起也可以產(chǎn)生一筆不菲的收入。

cadence前不久推出具有“良品率和變量意識”的物理設(shè)計套件soc encounter gxl、rtl綜合工具的增強版rtl compiler gxl、以及在conformal等效檢查器的基礎(chǔ)上增加新功能的conformal low power gxl。

“我們將目光瞄準金字塔的最高點，也就是最前沿的技術(shù)。”cadence公司的行銷副總裁eric filseth說，“可能這些只針對少數(shù)設(shè)計，但是它們的發(fā)展會越來越廣且速度會越來越快�！�

gxl是cadence公司去年9月份宣布的三階架構(gòu)戰(zhàn)略的一部分。三階戰(zhàn)略是：encounter l系列工具，滿足150nm及以上節(jié)點的低復雜性設(shè)計；xl系列工具，面向130nm及以下節(jié)點的較復雜設(shè)計；gxl系列工具，瞄準65nm及以下節(jié)點的前沿設(shè)計。filseth指出，多數(shù)大型用戶可能會使用許多l(xiāng)和xl系列工具，而僅使用少量的gxl系列工具。

但是考慮到，近期大型eda供應商和類似新創(chuàng)企業(yè)紛紛發(fā)布針對良品率設(shè)計和制造性設(shè)計的產(chǎn)品，cadence也面臨著巨大的競爭壓力�！芭c傳統(tǒng)方法相比，我認為我們的工具可以在設(shè)計周期中更早地攔截問題�！眆ilseth表示，“用戶希望能在整個設(shè)計流程中都可以進行良品率的分析和優(yōu)化�！�

soc encounter gxl正是可以在設(shè)計流程的不同階段都提供良品率分析和優(yōu)化的工具。它能提供多模式和多角度的時序分析，并且最終可實現(xiàn)完整的統(tǒng)計時序分析。此外，它還具有cadence公司聲稱的業(yè)界首次推出的時鐘網(wǎng)格綜合功能。

soc encounter gxl的全芯片良品率分析功能可以評估單元、走線和過孔故障。它可以在布局和布線之前的原型階段完成整個芯片的折衷分析。encounter gxl物理綜合中的“良品率意識”功能用來實現(xiàn)良品率優(yōu)化，它將良品率視為“成本”，并與時序和功耗一同加以優(yōu)化。

soc encounter gxl還能在布線過程中進行良品率優(yōu)化。filseth表示，它不會在布線的時候進行全面的時序分析，但它具有時延、可用空間和走線間距的“概念”。所以，soc encounter gxl可以在布線期間處理冗余過孔插入和布線擴展，而不是將這些作為后處理步驟。

盡管如此，filseth卻表示金屬填充仍會在后處理過程中完成，而且布線器不會運行光刻仿真，雖然soc encounter gxl的架構(gòu)支持在以后增添該功能。

“reportyield”指令可以根據(jù)關(guān)鍵面積和單元良品率等因素，評估全芯片和模塊級缺陷的良品率損失。它可以針對特定的單元、過孔和布線配置報告期望的良品率損失。雖然評估互連良品率損失要求先進行布線，但是它卻能夠在布線之前對單元良品率的損失進行估計。

任何ic實現(xiàn)系統(tǒng)的根本要素都是靜態(tài)時序，cadence公司計劃在這方面進行幾個關(guān)鍵性的改進。目前，gxl支持時序分析和多模式優(yōu)化，例如睡眠和等待模式，以及不同的電壓島。filseth透露，在2006年上半年，cadence公司將增加對多種“死角問題”的并行優(yōu)化。

cadence將在2006年下半年推出完整的統(tǒng)計時序分析功能，filseth說。雖然包括ibm和extreme da在內(nèi)的供應商在這方面走在了cadence的前面，但是filseth卻表示，他懷疑單獨的統(tǒng)計時序分析工具是否會有市場。他強調(diào)，必需的統(tǒng)計模型目前還未面世。

然而，cadence推出了據(jù)稱是首個商用化的時鐘網(wǎng)格綜合工具。作為傳統(tǒng)時鐘樹的替代產(chǎn)品，時鐘網(wǎng)格可以并行放置多個器件和時鐘線。它能創(chuàng)建一種變量容忍、低斜率的架構(gòu)。時鐘網(wǎng)格可以為整個設(shè)計減少一半的片上變量，filseth指出。

雖然時鐘網(wǎng)格可能會消耗更多的面積和功率，但是filseth認為，對一個“設(shè)計很好”的時鐘網(wǎng)格而言，這些犧牲都會是很小的。雖然時鐘網(wǎng)格在傳統(tǒng)上要求進行手工設(shè)計和spice仿真，但是他表示，借助cadence公司的自動時鐘網(wǎng)格綜合工具，這種要求不復存在。

gxl中擁有的“良品率和變量意識”能力確實要求代工廠提供額外信息，這些信息包括針對良品率表征過的單元庫。filseth透露，cadence正在同數(shù)家有權(quán)使用此類數(shù)據(jù)的集成器件制造商(idm)進行合作。無晶圓廠客戶必須尋求擁有此類數(shù)據(jù)的庫供應商，或者要求代工廠公開這些數(shù)據(jù)，他指出。

同時，gxl系列工具為cadence的rtl compiler綜合產(chǎn)品帶來了很多增強功能，包括物理版圖估計(ple)、自動化再定時、自頂向下的低功率分割、多操作模式的并行綜合以及用于多cpu運行的超線程操作。

在上述功能中，