（1）代碼輸入：
語言輸入： summit visualhdl summit
renior mentor
圖形輸入： composer candence
viewlogic viewdraw
（2）電路仿真：數(shù)字電路仿真
verilog：
vcs synopsys
verilog—xl candence
modle-sim mentor
vhdl：
vss synopsys
nc—vhdl candence
modle-sim mentor
模擬電路仿真
hsipce synopsys
spectre simulator ，pspice cadence
smartspice silvaco
（3）邏輯綜合：
dc expert synopsys
buildergates cadence
blaster rtl magama
synplify pro synplify