數(shù)字集成電路
發(fā)布時(shí)間:2012/4/21 19:28:55 訪問次數(shù):827
數(shù)字集成電路是指基于布MAX809T爾代數(shù)（又稱開關(guān)代數(shù)或邏輯代數(shù)）理論，采用二進(jìn)制計(jì)數(shù)進(jìn)行數(shù)字計(jì)算和邏輯函數(shù)運(yùn)算的一類IC。數(shù)字集成電路的輸入、輸出滿足一定的邏輯關(guān)系，而基本的邏輯關(guān)系是“與”、“或”、“非”。通常數(shù)字集成電路由各種門電路和記憶元件等組成。數(shù)字集成電路又分為組合邏輯電路和時(shí)序邏輯電路兩大類。在一個(gè)邏輯系統(tǒng)中，輸出結(jié)果僅決定于當(dāng)前各輸入值，而與信號(hào)作用前電路的原狀態(tài)無關(guān)的電路，稱為組合邏輯電路。組合邏輯電路中不包含存儲(chǔ)單元，沒有記憶和存儲(chǔ)功能。
在一個(gè)系統(tǒng)中，輸出結(jié)果既由當(dāng)前各輸入值，又由過去的輸入值來決定的電路，稱為時(shí)序邏輯電路。它的一個(gè)或多個(gè)輸出端與輸入連接以產(chǎn)生正反饋。因?yàn)闀r(shí)序邏輯的輸出依賴于過去的輸入，所以它們必須包含有維持觸發(fā)器、存儲(chǔ)器等記憶或存儲(chǔ)過去輸入狀態(tài)的元件。有兩個(gè)穩(wěn)定狀態(tài)的元件能記憶一個(gè)二進(jìn)制數(shù)或單位。電路的記憶量可用位數(shù)或內(nèi)部狀態(tài)數(shù)來確定。雙穩(wěn)態(tài)電路是時(shí)序電路的基礎(chǔ)。鎖存器和觸發(fā)器是基本的時(shí)序邏輯電路。寄存器、計(jì)數(shù)器等都屬于時(shí)序邏輯電路。
用一個(gè)專門的定時(shí)信號(hào)作輸入（即時(shí)鐘）對(duì)狀態(tài)變量進(jìn)行瞬時(shí)取樣來控制時(shí)席邏輯電路的動(dòng)作，稱為“同步”時(shí)序電路。沒有專門定時(shí)信號(hào)的，稱為“異步”時(shí)序電路。時(shí)序邏輯電路可用狀態(tài)表和狀態(tài)圖來描述。狀態(tài)圖通常由狀態(tài)表推出，更直觀易讀。對(duì)時(shí)序邏輯可表示為有反饋的組合邏輯。
在一個(gè)系統(tǒng)中，輸出結(jié)果既由當(dāng)前各輸入值，又由過去的輸入值來決定的電路，稱為時(shí)序邏輯電路。它的一個(gè)或多個(gè)輸出端與輸入連接以產(chǎn)生正反饋。因?yàn)闀r(shí)序邏輯的輸出依賴于過去的輸入，所以它們必須包含有維持觸發(fā)器、存儲(chǔ)器等記憶或存儲(chǔ)過去輸入狀態(tài)的元件。有兩個(gè)穩(wěn)定狀態(tài)的元件能記憶一個(gè)二進(jìn)制數(shù)或單位。電路的記憶量可用位數(shù)或內(nèi)部狀態(tài)數(shù)來確定。雙穩(wěn)態(tài)電路是時(shí)序電路的基礎(chǔ)。鎖存器和觸發(fā)器是基本的時(shí)序邏輯電路。寄存器、計(jì)數(shù)器等都屬于時(shí)序邏輯電路。
用一個(gè)專門的定時(shí)信號(hào)作輸入（即時(shí)鐘）對(duì)狀態(tài)變量進(jìn)行瞬時(shí)取樣來控制時(shí)席邏輯電路的動(dòng)作，稱為“同步”時(shí)序電路。沒有專門定時(shí)信號(hào)的，稱為“異步”時(shí)序電路。時(shí)序邏輯電路可用狀態(tài)表和狀態(tài)圖來描述。狀態(tài)圖通常由狀態(tài)表推出，更直觀易讀。對(duì)時(shí)序邏輯可表示為有反饋的組合邏輯。
數(shù)字集成電路是指基于布MAX809T爾代數(shù)（又稱開關(guān)代數(shù)或邏輯代數(shù)）理論，采用二進(jìn)制計(jì)數(shù)進(jìn)行數(shù)字計(jì)算和邏輯函數(shù)運(yùn)算的一類IC。數(shù)字集成電路的輸入、輸出滿足一定的邏輯關(guān)系，而基本的邏輯關(guān)系是“與”、“或”、“非”。通常數(shù)字集成電路由各種門電路和記憶元件等組成。數(shù)字集成電路又分為組合邏輯電路和時(shí)序邏輯電路兩大類。在一個(gè)邏輯系統(tǒng)中，輸出結(jié)果僅決定于當(dāng)前各輸入值，而與信號(hào)作用前電路的原狀態(tài)無關(guān)的電路，稱為組合邏輯電路。組合邏輯電路中不包含存儲(chǔ)單元，沒有記憶和存儲(chǔ)功能。
在一個(gè)系統(tǒng)中，輸出結(jié)果既由當(dāng)前各輸入值，又由過去的輸入值來決定的電路，稱為時(shí)序邏輯電路。它的一個(gè)或多個(gè)輸出端與輸入連接以產(chǎn)生正反饋。因?yàn)闀r(shí)序邏輯的輸出依賴于過去的輸入，所以它們必須包含有維持觸發(fā)器、存儲(chǔ)器等記憶或存儲(chǔ)過去輸入狀態(tài)的元件。有兩個(gè)穩(wěn)定狀態(tài)的元件能記憶一個(gè)二進(jìn)制數(shù)或單位。電路的記憶量可用位數(shù)或內(nèi)部狀態(tài)數(shù)來確定。雙穩(wěn)態(tài)電路是時(shí)序電路的基礎(chǔ)。鎖存器和觸發(fā)器是基本的時(shí)序邏輯電路。寄存器、計(jì)數(shù)器等都屬于時(shí)序邏輯電路。
用一個(gè)專門的定時(shí)信號(hào)作輸入（即時(shí)鐘）對(duì)狀態(tài)變量進(jìn)行瞬時(shí)取樣來控制時(shí)席邏輯電路的動(dòng)作，稱為“同步”時(shí)序電路。沒有專門定時(shí)信號(hào)的，稱為“異步”時(shí)序電路。時(shí)序邏輯電路可用狀態(tài)表和狀態(tài)圖來描述。狀態(tài)圖通常由狀態(tài)表推出，更直觀易讀。對(duì)時(shí)序邏輯可表示為有反饋的組合邏輯。
在一個(gè)系統(tǒng)中，輸出結(jié)果既由當(dāng)前各輸入值，又由過去的輸入值來決定的電路，稱為時(shí)序邏輯電路。它的一個(gè)或多個(gè)輸出端與輸入連接以產(chǎn)生正反饋。因?yàn)闀r(shí)序邏輯的輸出依賴于過去的輸入，所以它們必須包含有維持觸發(fā)器、存儲(chǔ)器等記憶或存儲(chǔ)過去輸入狀態(tài)的元件。有兩個(gè)穩(wěn)定狀態(tài)的元件能記憶一個(gè)二進(jìn)制數(shù)或單位。電路的記憶量可用位數(shù)或內(nèi)部狀態(tài)數(shù)來確定。雙穩(wěn)態(tài)電路是時(shí)序電路的基礎(chǔ)。鎖存器和觸發(fā)器是基本的時(shí)序邏輯電路。寄存器、計(jì)數(shù)器等都屬于時(shí)序邏輯電路。
用一個(gè)專門的定時(shí)信號(hào)作輸入（即時(shí)鐘）對(duì)狀態(tài)變量進(jìn)行瞬時(shí)取樣來控制時(shí)席邏輯電路的動(dòng)作，稱為“同步”時(shí)序電路。沒有專門定時(shí)信號(hào)的，稱為“異步”時(shí)序電路。時(shí)序邏輯電路可用狀態(tài)表和狀態(tài)圖來描述。狀態(tài)圖通常由狀態(tài)表推出，更直觀易讀。對(duì)時(shí)序邏輯可表示為有反饋的組合邏輯。
相關(guān)技術(shù)資料- 4-21數(shù)字集成電路
熱門點(diǎn)擊
- TDMA技術(shù)
- 安全網(wǎng)絡(luò)加密協(xié)議SNEP
- 外圍電路設(shè)計(jì)
- gcNMOS
- 多余物產(chǎn)生的原因分析及其控制
- 訪問控制技術(shù)
- 網(wǎng)絡(luò)安全性
- 高可靠性EEPROM單元設(shè)計(jì)
- 加速壽命試驗(yàn)
- 漢明碼糾錯(cuò)
推薦技術(shù)資料
- 按鈕與燈的互動(dòng)實(shí)例
- 現(xiàn)在趕快去看看這個(gè)目錄卞有什么。FGA15N120AN... [詳細(xì)]
- 可編程模擬信號(hào)橋
- TrustZone、段碼 LCD 控制器產(chǎn)品
- 高性能降壓控制器
- CMOS 集成開關(guān)運(yùn)算放大器
- I2C串行接口指尖觸摸屏控制器
- 高精度（60 µV）
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究
公網(wǎng)安備44030402000607
