輸入輸出阻抗
發(fā)布時(shí)間:2012/5/10 20:07:00 訪問次數(shù):1045
設(shè)輸入信號(hào)第2章圖2.14的TL431BCDBZR同樣方法,令Rs一5kQ,此時(shí)弘與V的波形表示在照片3.5中。
看一下照片就知道,所以電路的輸入阻抗Zi為5kCl。這個(gè)值就是Ri與R2相并聯(lián)連接的值。
另一方面,照片3.6表示在輸出端接上lkQ的負(fù)載電阻時(shí)的輸入輸出波形。在共發(fā)射極放大電路中,在輸出端接上負(fù)載,則輸出被電路的輸出阻抗(集電極電阻本身)與負(fù)載分壓,可以看成增益下降。但在射極跟隨器的情況下,即使接上負(fù)載也不發(fā)生這樣的輸出電壓變化(增益仍為1)。
總之,射極跟隨器的輸出阻抗為0(若嚴(yán)格地計(jì)算,則為數(shù)歐)。
因此,射極跟隨器電路經(jīng)常接在共發(fā)射極和共基極等放大電路的后級(jí),其目的是降低輸出阻抗。
圖3.5是將射極跟隨器組合在共發(fā)射極放大電路上來降低輸出阻抗的放大電路。
該電路是直接將射極跟隨器的基極連接到共發(fā)射極放大電路的集電極輸出上。請(qǐng)注意,它沒有射極跟隨器的耦合電容和偏置電路。
共發(fā)射極放大電路的集電極電位直接地被作為射極跟隨器的基極偏置電壓。
設(shè)輸入信號(hào)第2章圖2.14的TL431BCDBZR同樣方法,令Rs一5kQ,此時(shí)弘與V的波形表示在照片3.5中。
看一下照片就知道,所以電路的輸入阻抗Zi為5kCl。這個(gè)值就是Ri與R2相并聯(lián)連接的值。
另一方面,照片3.6表示在輸出端接上lkQ的負(fù)載電阻時(shí)的輸入輸出波形。在共發(fā)射極放大電路中,在輸出端接上負(fù)載,則輸出被電路的輸出阻抗(集電極電阻本身)與負(fù)載分壓,可以看成增益下降。但在射極跟隨器的情況下,即使接上負(fù)載也不發(fā)生這樣的輸出電壓變化(增益仍為1)。
總之,射極跟隨器的輸出阻抗為0(若嚴(yán)格地計(jì)算,則為數(shù)歐)。
因此,射極跟隨器電路經(jīng)常接在共發(fā)射極和共基極等放大電路的后級(jí),其目的是降低輸出阻抗。
圖3.5是將射極跟隨器組合在共發(fā)射極放大電路上來降低輸出阻抗的放大電路。
該電路是直接將射極跟隨器的基極連接到共發(fā)射極放大電路的集電極輸出上。請(qǐng)注意,它沒有射極跟隨器的耦合電容和偏置電路。
共發(fā)射極放大電路的集電極電位直接地被作為射極跟隨器的基極偏置電壓。
上一篇:晶體管集電極損耗的計(jì)算
上一篇:輸出負(fù)載加重的情況
熱門點(diǎn)擊
- DFuse
- SCR ESD器件
- 使用正負(fù)電源的推挽型射極跟隨器
- 機(jī)械應(yīng)力對(duì)電子元器件可靠性影響分析
- 寄生耦合設(shè)計(jì)技術(shù)
- 節(jié)點(diǎn)電路原理圖
- 射頻通信技術(shù)
- 渥爾曼電路的設(shè)計(jì)
- 降額設(shè)計(jì)
- 接口電路及CC2420工作方式
推薦技術(shù)資料
- 驅(qū)動(dòng)板的原理分析
- 先來看看原理圖。圖8所示為底板及其驅(qū)動(dòng)示意圖,F(xiàn)M08... [詳細(xì)]
- 可編程模擬信號(hào)橋
- TrustZone、段碼 LCD 控制器產(chǎn)品
- 高性能降壓控制器
- CMOS 集成開關(guān)運(yùn)算放大器
- I2C串行接口指尖觸摸屏控制器
- 高精度(60 µV)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究