引腳鎖定是指將輸入／輸出信號安排在器件的指定管腳（I/O端口）上。有下面兩種方式：

   a．全開放式。可不用管腳鎖定，Q14F3CXXHY110E編譯后將自動分配管腳，根據(jù)自動分配在管腳的信號來連接電路；也可以人工分配管腳，按照一定的規(guī)律來分配管腳，方便連線及實驗有條理化。

   b．全固定式。每個引腳都有固定定義的信號名，必須按照定義好的信號（I/O分布表）分配管腳。與外圍硬件關系緊密，必須人工管腳鎖定。

   前提：人工管腳鎖定之前必須選擇好目標芯片，并對項目編譯且通過，產(chǎn)生目標芯片管腳鎖定環(huán)境才可以進行人工管腳鎖定，否則人工管腳分配不知目標芯片。

   推薦讓編譯器自動為所設計的項目進行管腳分配。但如果需要自己分配管腳，從“As-ign”菜單下選擇“Pin/location/Chip”選項，出現(xiàn)如圖5.77所示的對話框，在對話框中，根據(jù)目標芯片進行引腳的鎖定，特別注意：引腳重新定義后必須再通過編譯器“Compile”對文件重新進行編譯，以便將引腳信息編入下載文件中。

   ⑦下載配置( Max+ plusⅡ/Programmer)

   呵編程器件PLD可分為兩大類：

   a．CPLD。編程信息以EEPROM方式保存，故對這類器件的下載稱為編程。在通過項目編譯后，可生成文件“術．pof”用于下載。

   b．FPGA。其邏輯塊LE及內(nèi)部互連信息都是通過芯片內(nèi)部的存儲器單元陣列完成的，這些存儲器單元陣列可由配置程序裝入，存儲器單元陣列采用SRAM方式，對這類器件的下載稱為配置。在通過項目編譯后，可生成文件“術．sof”用于下載，掉電保護要求外掛EPROM，在通過項目編譯后，可生成文件“術．pof”用于對EPROM編程。掉電后上電時，EPROM對FPGA進行配置，實現(xiàn)掉電保護功能。

   首先確認編程器硬件已安裝好。然后按如下步驟打開編程器窗口：在MAX+PLUSⅡ菜單中，選擇“Programmer”選項，出現(xiàn)編程器窗口。再選擇“Options”菜單下的“Hardwa，e Set-up”選項，出現(xiàn)的界面。