低k介質(zhì)材料
發(fā)布時間:2015/11/9 19:41:29 訪問次數(shù):1605
在雙大t§士革技術(shù)中提過,隔開兩層金屬的介質(zhì)是二氧化硅然而,對于高性能電路,AD8007AKS-REEL7這種材料存在一個問題。金屬電阻(R)和電容(C)的聯(lián)合作用就會使集成電路的信號變慢,這稱為系統(tǒng)的RC常量。對電容因素的一個主要貢獻(xiàn)是用于隔離金屬層間的材料的介電常數(shù),該層稱為中間金屬介質(zhì)( IMD)。
氧化硅的介電常數(shù)(”是3.9左右。根據(jù)SIA的國際半導(dǎo)體技術(shù)路線圖,成功的電路要求矗值低至1.5~ 2.0的范圍內(nèi)。除了介電特性外,IMD還必須有一些化學(xué)和機(jī)械的特性,包括熱穩(wěn)定性(隨后的金屬I藝能帶著原來的膜通過一些高達(dá)450℃的熱過程)、好的刻蝕選擇性、無針孔、對耐受芯片應(yīng)力足夠的適應(yīng)性和與其他工藝的可匹配性。
人們已經(jīng)開發(fā)了一些低七介質(zhì)材料以滿足ULSI電路的需要。圖13. 15中列出了這些材料及其介電常數(shù),主要分類是氧化硅基材料、有機(jī)基和它們的變種;赑AE[ poly( alylene)thers]或HOSP( hydrido-organic siloxane polymers)的有機(jī)材料具有可以旋轉(zhuǎn)涂敷(spin-on)的優(yōu)勢旋轉(zhuǎn)涂敷工藝提供_『優(yōu)異的均勻性和平坦性,并比CVD工藝成本更低:
在雙大t§士革技術(shù)中提過,隔開兩層金屬的介質(zhì)是二氧化硅然而,對于高性能電路,AD8007AKS-REEL7這種材料存在一個問題。金屬電阻(R)和電容(C)的聯(lián)合作用就會使集成電路的信號變慢,這稱為系統(tǒng)的RC常量。對電容因素的一個主要貢獻(xiàn)是用于隔離金屬層間的材料的介電常數(shù),該層稱為中間金屬介質(zhì)( IMD)。
氧化硅的介電常數(shù)(”是3.9左右。根據(jù)SIA的國際半導(dǎo)體技術(shù)路線圖,成功的電路要求矗值低至1.5~ 2.0的范圍內(nèi)。除了介電特性外,IMD還必須有一些化學(xué)和機(jī)械的特性,包括熱穩(wěn)定性(隨后的金屬I藝能帶著原來的膜通過一些高達(dá)450℃的熱過程)、好的刻蝕選擇性、無針孔、對耐受芯片應(yīng)力足夠的適應(yīng)性和與其他工藝的可匹配性。
人們已經(jīng)開發(fā)了一些低七介質(zhì)材料以滿足ULSI電路的需要。圖13. 15中列出了這些材料及其介電常數(shù),主要分類是氧化硅基材料、有機(jī)基和它們的變種。基于PAE[ poly( alylene)thers]或HOSP( hydrido-organic siloxane polymers)的有機(jī)材料具有可以旋轉(zhuǎn)涂敷(spin-on)的優(yōu)勢旋轉(zhuǎn)涂敷工藝提供_『優(yōu)異的均勻性和平坦性,并比CVD工藝成本更低:
熱門點擊
- 硅和水蒸氣反應(yīng)形成二氧化硅和氫氣
- CVD的工藝步驟
- 外延層( EPI)電阻器
- 路燈桿內(nèi)裝有斷路器或熔斷器
- 離子注入掩膜
- 建筑細(xì)節(jié)處理
- 低k介質(zhì)材料
- 邊緣倒角和拋光
- 剝離工藝
- 指出CVD反應(yīng)室的組成
推薦技術(shù)資料
- 自制智能型ICL7135
- 表頭使ff11CL7135作為ADC,ICL7135是... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究