外延層( EPI)電阻器
發(fā)布時間:2015/11/13 21:15:27 訪問次數(shù):2900
外延層( EPI)電阻器:一個電NCP5603MNR2G阻器可以通過隔離一部分外延層區(qū)域來形成(見圖16.4)。在表層氧化和掩膜生成接觸孔后,剩下的是具有電阻器功能的三維區(qū)域。
擠壓( Pinch)電阻器:歐姆定律表明電阻器的橫截面積是決定其阻值的一個因素(見圖16.5)。一種縮小橫截面積(并增加電阻值)的方法是先在電阻器區(qū)域進行摻雜,然后再進行一次具有相反傳導(dǎo)特性的摻雜。這種情形通常發(fā)生在雙極型工藝中,先通過發(fā)射淀積形成一個N型區(qū)域,此區(qū)域橫界面為鉗形( pinched),隨后在此區(qū)域再進行一次P型摻雜來生成最終的電阻器區(qū)域。
薄膜電阻器:摻雜型電阻器并非總能滿足一些電路對電阻控制的要求,同時輻射環(huán)境對其性能影響很大?臻g中存在的各種輻射會在電阻器區(qū)域產(chǎn)生我們不想要的空穴和電子,使結(jié)發(fā)生漏電流。由金屬薄膜淀積生成的電阻器不存在這種因輻射產(chǎn)生的問題。
圖16.6所示的電阻器或者按照薄膜淀積、掩膜的工藝順序生成,或者由剝離( lift-off)技術(shù)生成。當(dāng)電阻器在芯片金表面生成后,通過與其兩端接觸的導(dǎo)電金屬線連接到電路中。鎳合金、鈦、鎢等是構(gòu)成電阻器的典型金屬。
外延層( EPI)電阻器:一個電NCP5603MNR2G阻器可以通過隔離一部分外延層區(qū)域來形成(見圖16.4)。在表層氧化和掩膜生成接觸孔后,剩下的是具有電阻器功能的三維區(qū)域。
擠壓( Pinch)電阻器:歐姆定律表明電阻器的橫截面積是決定其阻值的一個因素(見圖16.5)。一種縮小橫截面積(并增加電阻值)的方法是先在電阻器區(qū)域進行摻雜,然后再進行一次具有相反傳導(dǎo)特性的摻雜。這種情形通常發(fā)生在雙極型工藝中,先通過發(fā)射淀積形成一個N型區(qū)域,此區(qū)域橫界面為鉗形( pinched),隨后在此區(qū)域再進行一次P型摻雜來生成最終的電阻器區(qū)域。
薄膜電阻器:摻雜型電阻器并非總能滿足一些電路對電阻控制的要求,同時輻射環(huán)境對其性能影響很大?臻g中存在的各種輻射會在電阻器區(qū)域產(chǎn)生我們不想要的空穴和電子,使結(jié)發(fā)生漏電流。由金屬薄膜淀積生成的電阻器不存在這種因輻射產(chǎn)生的問題。
圖16.6所示的電阻器或者按照薄膜淀積、掩膜的工藝順序生成,或者由剝離( lift-off)技術(shù)生成。當(dāng)電阻器在芯片金表面生成后,通過與其兩端接觸的導(dǎo)電金屬線連接到電路中。鎳合金、鈦、鎢等是構(gòu)成電阻器的典型金屬。
熱門點擊
- 硅和水蒸氣反應(yīng)形成二氧化硅和氫氣
- CVD的工藝步驟
- 外延層( EPI)電阻器
- 路燈桿內(nèi)裝有斷路器或熔斷器
- 離子注入掩膜
- 建筑細(xì)節(jié)處理
- 低k介質(zhì)材料
- 邊緣倒角和拋光
- PNP型晶體管
- 剝離工藝
推薦技術(shù)資料
- 自制智能型ICL7135
- 表頭使ff11CL7135作為ADC,ICL7135是... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究