將單個(gè)芯片封裝體安裝在印制電路板上存在一些問(wèn)題。一個(gè)芯片封裝體的單位面積是芯片本身面積的數(shù)倍，在印制電路板上占有大量空間。FMB2227電路阻抗由于封裝體所有引腳的累積阻抗，以及電路通路的長(zhǎng)度由于芯片數(shù)目的增加和器件引腳的增加而成倍增長(zhǎng)。將多個(gè)芯片安裝在同一襯底上時(shí)，就可以減少上述每一個(gè)問(wèn)題。多芯片模塊( MCM)利用插入凸點(diǎn)和引線鍵合垂直、水平地連接到各個(gè)芯片上（見(jiàn)圖18. 46）。

   在單個(gè)封裝工序中，最終測(cè)試保證了所完工產(chǎn)品的質(zhì)量。如果芯片變壞了或是加工工藝有誤，整個(gè)芯片和封裝體會(huì)報(bào)廢。但是將裸芯片安裝到混合型電路多芯片模塊和印制電路板上時(shí)如發(fā)生上述問(wèn)題，成本會(huì)更高。這些器件的制作成本更昂貴，同時(shí)還載有其他昂貴的芯片或組件。

   一種進(jìn)擇是依賴(lài)晶圓電測(cè)的結(jié)果來(lái)驗(yàn)證芯片的性能。遺憾的是，晶圓電測(cè)不包括環(huán)境性測(cè)試或長(zhǎng)時(shí)間的可靠性測(cè)試。然而，對(duì)裸芯片進(jìn)行可靠性測(cè)試是很困難的。